9급 전자 전자공학개론 기출문제 해설

총 100문항 · 문제·정답·해설·개념 무료 학습

이 회차는 100문항입니다. 자료를 읽고 푸는 문항이 17문항입니다. 풀이가 붙은 문항이 100문항입니다.

• 1

  반송파의 진폭과 위상을 동시에 변화시켜 전송하는 디지털 변조방식은?

  1. 1. PSK(phase shift keying)
  2. 2. FSK(frequency shift keying)
  3. 3. ASK(amplitude shift keying)
  4. 4. QAM(quadrature amplitude modulation)

  정답 4번

  🔍 보기별 해설

  1. PSK는 반송파의 진폭은 그대로 두고 위상만 바꾸어 정보를 싣는 방식이라 진폭과 위상을 동시에 변화시키는 방식이 아니므로 옳지 않다.
  2. FSK는 반송파의 진폭은 그대로 두고 주파수만 바꾸어 정보를 싣는 방식이라 진폭과 위상을 동시에 변화시키는 방식이 아니므로 옳지 않다.
  3. ASK는 반송파의 위상은 그대로 두고 진폭만 바꾸어 정보를 싣는 방식이라 진폭과 위상을 동시에 변화시키는 방식이 아니므로 옳지 않다.
  4. QAM은 서로 직교하는 두 반송파의 진폭을 각각 바꾸어 결과적으로 진폭과 위상이 함께 변하는 신호를 만드는 방식이므로 옳다(정답).

  🧮 풀이

  1. 甲은 무선 통신 교재의 변조 방식 표를 정리했다. 위상만 바꾸는 방식은 PSK라고 적고 진폭과 위상을 함께 바꾸는 방식과는 다른 칸에 두었다. 성상도에서 점이 한 원 위에 모이면 PSK이고 여러 원에 흩어지면 진폭도 함께 쓰는 방식이라는 차이도 같이 적었다.
  2. 甲은 신호의 주파수를 두 값 사이에서 오가게 하는 방식을 FSK라고 적었다. 진폭은 그대로라는 점을 파형 옆에 표시했다. 주파수 편이 방식은 진폭이 일정해 잡음에 진폭 변화가 섞여도 영향이 작다는 점도 함께 적어 두었다.
  3. 甲은 진폭만 큰 값과 작은 값으로 바뀌는 방식을 ASK로 분류했다. 위상은 고정이라는 점을 그림으로 확인했다. 켜고 끄는 신호가 진폭 편이의 가장 단순한 예라는 점도 옆에 적었다.
  4. 甲은 성상도에서 점들이 원점에서의 거리와 각이 모두 다른 것을 확인했다. 진폭과 위상을 동시에 쓰는 방식이 QAM이라고 정리했다. 이렇게 진폭과 위상을 함께 쓰면 한 심볼에 실리는 비트 수가 늘어난다는 점도 이어서 적었다.

  진폭과 위상을 함께 바꾸어 전송하는 디지털 변조 방식은 직교 진폭 변조인 QAM이므로 4번이 옳다.

• 2

  PN접합에 대한 설명으로 옳지 않은 것은?

  1. 1. PN접합 부근에서는 전하 캐리어가 고갈되어 공핍영역이 생긴다.
  2. 2. PN접합을 사이에 두고 공핍영역 양쪽 전계의 전위차가 발생하는데 이를 전위장벽이라 한다.
  3. 3. PN접합의 N영역 접합 부근은 음전하 층이 형성되고, P영역 접합 부근은 양전하 층이 형성된다.
  4. 4. PN접합이 형성되는 순간 접합 근처의 N영역에 있던 자유전자는 접합을 넘어 P영역으로 확산되어 접합 근처의 정공과 재결합한다.

  정답 3번

  🔍 보기별 해설

  1. PN 접합 부근에서는 전자와 정공이 서로 확산해 재결합하여 이동할 캐리어가 없어지므로 공핍영역이 생긴다는 이 설명은 옳다.
  2. 공핍영역 양쪽에 생긴 전하 층이 만드는 전계 때문에 접합 사이에 전위차가 생기며 이 전위차를 전위장벽이라고 하므로 이 설명은 옳다.
  3. N영역 접합 부근에는 전자가 빠져나가 양이온이 남아 양전하 층이 생기고 P영역 접합 부근에는 음이온이 남아 음전하 층이 생기므로 반대로 적은 이 설명은 옳지 않다(정답).
  4. 접합이 형성되는 순간 N영역에 있던 자유전자가 농도 차 때문에 접합을 넘어 P영역으로 확산해 그곳의 정공과 재결합하므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 PN 접합이 만들어질 때 캐리어가 서로 확산해 없어지는 그림을 그렸다. 접합 부근에 이동할 캐리어가 없는 좁은 층이 생긴다는 점을 공핍영역이라고 적었다. 이 층에는 이동할 수 있는 전하가 거의 없다는 점을 그림 아래에 다시 적었다.
  2. 甲은 공핍영역 양쪽의 전하 층이 만드는 전계 방향을 화살표로 나타냈다. 이 전계 때문에 생기는 전위차가 전위장벽이라고 정리했다. 전위장벽은 캐리어의 확산을 막는 방향으로 작용한다는 점도 화살표 옆에 함께 적었다.
  3. 甲은 N쪽 접합 부근에 남은 이온의 부호를 도너 이온으로 확인했다. 양이온이라 양전하 층이고 P쪽은 음전하 층이라는 점을 그림에 표시했다. P쪽 접합 부근에는 받개 이온이 남아 음전하 층이 된다는 점도 함께 적었다.
  4. 甲은 접합 순간 N영역의 자유전자가 P영역으로 확산해 정공과 재결합하는 과정을 단계별로 적었다. 확산이 멈추는 지점에서 공핍영역이 생긴다는 점도 이어서 적었다. 이 과정을 마치면 접합 양쪽에 이온 층이 남아 더 이상 확산이 이어지지 못한다는 점도 적었다.

  PN 접합에서 N영역 접합 부근은 양이온 때문에 양전하 층, P영역 접합 부근은 음이온 때문에 음전하 층이 생기므로 반대로 적은 3번이 옳지 않다.

• 3

  다음 회로에서 각 MOSFET M_1 , M_2 , M_3 의 채널길이 비가 L_1 : L_2 : L_3 ＝ 1 : 2 : 4이고 채널 폭의 비가 W_1 : W_2 : W_3 ＝ 2 : 8 : 16일 때, 드레인 전류비 I_D1 : I_D2 : I_D3 는? (단, 모든 MOSFET은 채널길이변조효과와 몸체효과는 무시하고 문턱전압 V_tn ＝ 1 [V], V_D ＝ 5 [V]이다)

  1. 1. 1 : 1 : 1
  2. 2. 1 : 2 : 2
  3. 3. 2 : 1 : 1
  4. 4. 2 : 2 : 1

  정답 2번

  🔍 보기별 해설

  1. 1 : 1 : 1은 세 소자의 채널 폭과 길이의 비를 반영하지 않은 값이라 W/L이 2, 4, 4로 서로 다른 조건과 맞지 않으므로 옳지 않다.
  2. 세 소자의 게이트에 같은 전압 2 V가 걸려 포화영역이므로 드레인 전류는 W/L에 비례하며 W/L이 2, 4, 4이므로 전류비가 1 : 2 : 2가 되어 옳다(정답).
  3. 2 : 1 : 1은 W/L이 가장 작은 M₁이 전류가 가장 크다고 본 값이라 채널 폭이 넓고 길이가 짧을수록 전류가 커지는 관계와 반대이므로 옳지 않다.
  4. 2 : 2 : 1은 M₃의 전류를 가장 작게 본 값이라 W/L이 M₃와 M₂에서 같은 4임을 반영하지 못하므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 세 MOSFET의 게이트가 같은 전원에 이어져 2볼트가 걸리는 것을 읽었다. 문턱전압 1볼트를 넘어 포화영역이라 전류가 W 나누기 L에 비례한다고 적었다. 전류가 W/L에 비례하므로 이 값이 큰 소자가 더 많은 전류를 흘린다는 점도 옆에 적었다.
  2. 甲은 세 전류가 같다고 적은 풀이를 살폈다. 채널 폭과 길이가 소자마다 달라 전류가 같을 수 없다는 점을 짚었다. 폭과 길이를 소자마다 따로 셈하지 않아 생긴 실수라는 점도 함께 표시했다.
  3. 甲은 W/L을 2, 4, 4로 계산해 전류비가 1 대 2 대 2라는 것을 얻었다. 값이 큰 소자일수록 전류가 크다는 점을 확인했다. 소자마다 W/L 값을 표에 옮겨 적고 가장 작은 값 2를 기준으로 나눠 1 대 2 대 2를 얻었다는 점도 덧붙였다.
  4. 甲은 2 : 1 : 1과 2 : 2 : 1이 나온 풀이를 살폈다. W/L의 크기 순서를 거꾸로 적은 것이라는 점을 알렸다. 세 소자의 W/L을 표에 나란히 적으면 크기 순서가 바로 드러난다는 점도 옆에 적었다.

  드레인 전류는 W/L에 비례하고 세 소자의 W/L은 2, 4, 4이므로 전류비는 1 : 2 : 2이며 2번이 옳다.

• 4

  다음 (가)와 (나) 파형은 2진 디지털 데이터를 전송하기 위한 두 개의 라인코드 펄스파형이다. (가)와 (나)에 해당하는 라인코드 방식으로 옳게 짝지은 것은?

  (가) (나)

  1. 1. 극성 NRZ 극성 RZ
  2. 2. 극성 RZ 극성 NRZ
  3. 3. 맨체스터(manchester) 극성 RZ
  4. 4. 극성 NRZ 맨체스터(manchester)

  정답 4번

  🔍 보기별 해설

  1. (가)를 극성 NRZ로 본 것은 맞지만 (나)를 극성 RZ로 본 것은 그림에서 각 비트 중간에 0으로 돌아가는 구간이 없다는 점과 어긋나므로 옳지 않다.
  2. (가)를 극성 RZ로 본 것은 그림에서 0으로 돌아가는 구간이 없다는 점과 어긋나고 (나)를 극성 NRZ로 본 것도 비트 중간에 극이 바뀐다는 점과 어긋나므로 옳지 않다.
  3. (가)를 맨체스터로 본 것은 (가)가 비트 중간에 극이 바뀌지 않는다는 점과 어긋나고 (나)를 극성 RZ로 본 것도 맞지 않으므로 옳지 않다.
  4. 그림에서 (가)는 1일 때 +V, 0일 때 −V를 비트 구간 내내 유지하는 극성 NRZ이고 (나)는 1에서 +V에서 −V로, 0에서 −V에서 +V로 비트 중간에 극이 바뀌는 맨체스터이므로 옳다(정답).

  🧮 풀이

  1. 甲은 데이터 1 1 1 0 1 1 0 0이 적힌 그림에서 (가)가 비트 구간마다 한 값을 유지하는 것을 읽었다. 1이면 높고 0이면 낮다는 점에서 극성 NRZ라고 적었다. 비트 값이 바뀌지 않는 구간에서는 파형이 같은 전압을 계속 유지한다는 점도 표시했다.
  2. 甲은 (나)의 한 비트 안에서 전압이 위에서 아래로 바뀌는 것을 확인했다. 1에서는 높은 값이 먼저이고 0에서는 낮은 값이 먼저라 맨체스터라고 정리했다. 비트 가운데에서 반드시 전이가 있어 수신 쪽이 클록을 뽑아내기 쉽다는 점도 옆에 적었다.
  3. 甲은 (나)를 극성 RZ로 본 풀이를 살폈다. RZ는 비트 중간에 0으로 돌아가는데 그림에는 0 구간이 없다는 점을 짚었다. RZ는 비트 절반에서 0 전압으로 돌아오는데 (나)의 파형은 반대 극으로 곧바로 넘어간다는 점을 표시했다.
  4. 甲은 두 파형의 이름이 뒤바뀐 보기와 맞는지 그림에서 다시 견주었다. (가)에서는 비트 중간의 변화가 없다는 점을 확인했다. (나)에서는 비트마다 중간에 전압이 넘어가는 곳이 있어 이름이 다르다는 점도 표에 옮겨 적었다.

  (가)는 비트 구간 내내 전압이 유지되므로 극성 NRZ이고 (나)는 비트 구간 가운데에서 극이 바뀌므로 맨체스터이며 4번이 옳다.

• 5

  다음 회로에 피크값이 20 [V]인 펄스파 입력전압 V(i n) 을 인가하였을 때, 출력전압 V_out 펄스파형의 최댓값과 최솟값의 합[V]은? (단, 다이오드는 이상적이다)

  1. 1. 18
  2. 2. -18
  3. 3. 22
  4. 4. -22

  정답 3번

  🔍 보기별 해설

  1. 18 V는 다이오드가 도통하는 구간에서 출력을 −2 V로 보고 20 V와 더한 값이라 배터리의 극성이 그림과 반대로 적용되어 옳지 않다.
  2. −18 V는 출력의 최댓값을 −20 V 쪽, 최솟값을 2 V 쪽으로 잘못 짚은 값이라 입력이 +20 V일 때 출력이 20 V가 되는 것과 맞지 않으므로 옳지 않다.
  3. 다이오드의 애노드에 2 V 전지가 연결되어 입력이 2 V보다 낮을 때 도통하므로 출력 최댓값은 +20 V, 최솟값은 2 V가 되고 그 합은 22 V이므로 옳다(정답).
  4. −22 V는 출력이 −20 V와 −2 V 쪽에 있다고 본 값이라 다이오드가 도통할 때 출력이 +2 V로 고정된다는 사실과 어긋나므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 다이오드가 아래쪽 전지의 플러스 단자와 연결되어 애노드가 2볼트라는 것을 읽었다. 입력이 20볼트일 때는 역방향이라 출력이 20볼트라고 적었다. 이때 다이오드 양단 전압이 역방향이라 전류가 흐르지 않는다는 점도 함께 그렸다.
  2. 甲은 입력이 −20볼트로 내려가면 다이오드가 도통해 출력이 2볼트에 붙잡힌다는 것을 확인했다. 최댓값 20과 최솟값 2를 더해 22라고 계산했다. 이 구간에서는 입력이 아무리 낮아져도 출력이 그대로 2볼트라는 점을 파형 아래에 적었다.
  3. 甲은 18이 나온 풀이를 살폈다. 도통 구간의 출력을 −2볼트로 본 것이라 전지 극성을 반대로 읽었다는 점을 짚었다. 전지의 플러스 단자가 다이오드 쪽이라는 점을 그림에서 다시 읽으면 부호가 바로잡힌다는 점도 적었다.
  4. 甲은 음수 값이 나온 풀이를 살폈다. 출력의 최솟값이 −20볼트가 아니라 +2볼트로 고정된다는 점을 알리고 다이오드 도통 구간을 다시 그리게 했다. 최솟값이 양수 2볼트라는 점이 합이 22가 되는 이유라고 옆에 적었다.

  입력 +20 V 구간에서는 다이오드가 역방향이라 출력이 +20 V이고 −20 V 구간에서는 다이오드가 도통해 출력이 2 V로 고정되므로 합은 22 V이며 3번이 옳다.

• 6

  다음 논리 회로에서 출력 F 의 논리식은?

  1. 1. 0
  2. 2. 1
  3. 3. Ā + B̄
  4. 4. A · B

  정답 2번

  🔍 보기별 해설

  1. F=0은 마지막 NAND의 입력이 모두 1일 때의 값인데 A·C̄와 C가 서로 모순이라 동시에 1이 될 수 없으므로 옳지 않다.
  2. 앞단 NOR의 출력이 A·C̄이고 마지막 NAND는 이 값과 C를 곱해 부정하는데 C̄와 C의 곱이 0이므로 F=1이 되어 옳다(정답).
  3. Ā+B̄는 그림의 입력에 1을 고정한 NAND와 NOR로는 만들어지지 않는 식이라 게이트를 따라 얻은 결과와 맞지 않으므로 옳지 않다.
  4. A·B는 B가 NOR 게이트를 지나 항상 0이 되는 것을 반영하지 못한 식이라 그림의 연결과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 각 게이트의 아래 입력이 모두 1로 고정된 것을 읽었다. 그러면 NAND는 A의 부정, NOR는 0, AND는 C가 된다고 적었다. 1이 들어가는 입력 자리는 게이트 종류마다 결과가 다르다는 점도 표에 옮겨 적었다.
  2. 甲은 세 값이 들어가는 NOR의 출력이 A와 C̄의 곱이 되는 것을 확인했다. 마지막 NAND에 이 값과 C를 넣어 항상 참이 된다고 정리했다. A·C̄와 C는 서로 반대 조건이라 동시에 참이 되지 않으므로 NAND 출력이 늘 1이라는 점도 옆에 적었다.
  3. 甲은 F=0이라고 적은 풀이를 살폈다. NAND의 입력이 서로 모순되어 둘 다 1이 될 수 없다는 점을 짚었다. C와 C̄가 함께 곱해지는 항은 항상 0이라 NAND 출력이 0이 될 수 없다는 점을 표시했다.
  4. 甲은 보기의 식들을 그림의 연결과 견주었다. B 입력이 결과에 영향을 주지 않는다는 점을 표시하고 NOR에 1이 있으면 출력이 0이라는 규칙도 적었다. 결과가 상수 1이 되므로 문자가 남아 있는 식은 모두 후보에서 빠진다고 표시했다.

  NAND, NOR, AND에 1을 넣어 각각 Ā, 0, C가 되고 이것들이 NOR를 거쳐 A·C̄가 된 뒤 C와 NAND되므로 F=(A·C̄·C)의 부정인 1이며 2번이 옳다.

• 7

  다음 차동증폭기회로에 대한 설명으로 옳은 것은? (단, 트랜지스터 Q_1 과 Q_2 는 동일하다)

  1. 1. 공통모드 입력 차동증폭기이다.
  2. 2. 이미터신호 V_e 는 입력신호 V(i n) 과 동위상이다.
  3. 3. 출력신호 V_out1 은 입력신호 V(i n) 과 동위상이다.
  4. 4. 출력신호 V_out2 는 입력신호 V(i n) 과 역위상이다.

  정답 2번

  🔍 보기별 해설

  1. 이 회로는 한쪽 입력만 신호를 주고 다른 쪽을 접지한 차동 입력이므로 공통 모드 입력 차동증폭기라는 설명은 옳지 않다.
  2. Q₁의 이미터 전압 V_e는 베이스 전압을 따라 움직이는 이미터 팔로워 형태이므로 입력과 동위상이며 이 설명이 옳다(정답).
  3. V_out1은 Q₁의 컬렉터에서 취한 출력이라 공통 이미터처럼 입력과 180도 위상이 반대이므로 입력과 동위상이라는 설명은 옳지 않다.
  4. V_out2는 Q₂의 컬렉터에서 취한 출력으로 Q₂가 공통 베이스처럼 동작해 입력과 동위상이므로 역위상이라는 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 Q₁ 베이스에 신호가 들어가고 Q₂ 베이스는 접지된 것을 읽었다. 두 입력이 서로 다르므로 공통 모드 입력이 아니라고 적었다. 이 입력 방식에서는 두 트랜지스터의 베이스 전압 차가 출력을 만든다는 점도 함께 적었다.
  2. 甲은 이미터 노드가 입력을 따라 오르내리는 것을 확인했다. 이미터 전압이 베이스 전압에서 0.7볼트 낮은 값으로 같은 방향으로 움직인다고 적었다. 이미터 전압이 입력보다 0.7볼트 낮게 따라가므로 이미터 노드가 입력과 같은 방향이라는 점도 옆에 적었다.
  3. 甲은 Q₁ 컬렉터 출력이 입력과 반대로 움직이는 것을 표시했다. 공통 이미터 출력이라 위상이 180도 다르다고 정리했다. 컬렉터 전류가 늘면 컬렉터 저항의 전압강하가 커져 컬렉터 전압이 내려가므로 반전이 생긴다는 점도 덧붙였다.
  4. 甲은 Q₂ 컬렉터 출력이 이미터 전압과 같은 방향으로 움직이는 것을 확인했다. 그래서 입력과 동위상이라고 적었다. 이 컬렉터 신호와 입력 신호를 한 파형에 겹쳐 방향이 같은지도 확인했다.

  이미터 저항으로 이어진 차동증폭기에서 이미터 신호 V_e는 입력에 따라 움직이므로 입력과 동위상이며 2번이 옳다.

• 8

  다음 PNP BJT 증폭회로에 대한 설명으로 옳지 않은 것은? (단, BJT는 활성영역에서 동작하며, BJT의 직류전류이득( β_DC )은 100이고, PN접합 다이오드의 순방향 전압은 0.7 [V]로 가정한다)

  1. 1. V_B ＝ 5 [V]이다.
  2. 2. 컬렉터 직류 전류 I_C ＝ 1 [mA]이다.
  3. 3. V_C 가 4 [V] 되기 위해 필요한 R_C 는 2 [kΩ]이다.
  4. 4. 베이스－컬렉터 접합에는 역방향 전압이 걸려 있다.

  정답 3번

  🔍 보기별 해설

  1. 이미터가 5.7 V이고 이미터-베이스 접합의 순방향 전압이 0.7 V이므로 V_B=5.7−0.7=5 V가 되어 이 설명은 옳다.
  2. 베이스 전류는 5 V÷500 kΩ=10 μA이고 컬렉터 전류는 β 100을 곱한 1 mA가 되므로 컬렉터 직류 전류가 1 mA라는 이 설명은 옳다.
  3. V_C=4 V이고 컬렉터 전류가 1 mA이므로 필요한 R_C는 4 V÷1 mA=4 kΩ이며 2 kΩ이라는 이 설명은 옳지 않다(정답).
  4. 활성영역에서는 베이스-이미터 접합이 순방향이고 베이스-컬렉터 접합에는 역방향 전압이 걸려 있으므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 이미터가 5.7볼트이고 순방향 접합 전압이 0.7볼트라는 점에서 베이스 전압이 5볼트라고 적었다. 500킬로옴으로 나누어 베이스 전류가 10마이크로암페어라는 점을 구했다.
  2. 甲은 직류 전류이득 100을 곱해 컬렉터 전류 1밀리암페어를 얻었다. 컬렉터 전류가 접지 쪽 저항으로 흐른다는 점도 확인했다. 컬렉터 전류는 베이스 전류 10마이크로암페어의 100배라는 점을 식으로 다시 적었다.
  3. 甲은 컬렉터 전압 4볼트를 1밀리암페어로 나누어 컬렉터 저항이 4킬로옴이라는 것을 구했다. 보기의 2킬로옴과 다르다는 점을 표시했다. 컬렉터 저항이 4킬로옴이어야 컬렉터 전압이 4볼트가 된다는 점을 검산으로 적었다.
  4. 甲은 활성영역이라 베이스-컬렉터 접합이 역방향이라는 점을 적었다. 컬렉터 전압이 베이스 전압보다 낮다는 점도 확인했다. PNP라 컬렉터가 베이스보다 낮은 전압이어야 활성영역이라는 점을 그림에 화살표로 적었다.

  PNP에서 V_B=5.7−0.7=5 V이고 I_C=βI_B=1 mA이므로 V_C=4 V가 되려면 R_C가 4 kΩ이어야 하는데 2 kΩ이라는 3번이 옳지 않다.

• 9

  다음 RLC 병렬공진회로의 전달함수 H(ω) = (V (ω))/(I (ω)) 는? (단, ω 는 각주파수이다)

  1. 1. H(ω) = {R / 1 + jR √({L / C}) ({ω / √(LC)} - {√(LC) / ω})}
  2. 2. H(ω) = {R / 1 + jR √({C / L}) ({ω / √(LC)} - {√(LC) / ω})}
  3. 3. H(ω) = {R / 1 + jR √({C / L}) (ω √(LC) - {1 / ω√(LC)})}
  4. 4. H(ω) = {R / 1 + jR √({L / C}) (ω √(LC) - {1 / ω √(LC)})}

  정답 3번

  🔍 보기별 해설

  1. R√(L/C)와 (ω/√(LC)−√(LC)/ω)의 조합은 ωC와 1/ωL을 √(C/L)로 묶지 않고 √(L/C)로 잘못 묶은 것이라 병렬 어드미턴스 식과 맞지 않으므로 옳지 않다.
  2. R√(C/L)은 맞지만 괄호 안을 ω/√(LC)−√(LC)/ω로 적어 ωC와 1/ωL로 되돌렸을 때 값이 맞지 않으므로 옳지 않다.
  3. 1/R+jωC+1/(jωL)의 역수에서 R(ωC−1/ωL)=R√(C/L)[ω√(LC)−1/(ω√(LC))]가 되므로 이 식이 옳다(정답).
  4. R√(L/C)와 (ω√(LC)−1/(ω√(LC)))의 조합은 괄호 안은 맞지만 계수를 √(L/C)로 적어 ωC와 1/ωL로 되돌렸을 때 값이 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 병렬 RLC에서 전류원이 세 소자에 전압을 만드는 구조라 어드미턴스를 더한다는 점을 그림에서 확인했다. 전달함수가 어드미턴스의 역수라고 적었다. 병렬이라 전압이 세 소자에 공통으로 걸린다는 점도 함께 그렸다.
  2. 甲은 R(ωC−1/ωL)를 공진 주파수로 묶어 √(C/L)와 괄호로 바꾸어 보았다. 계수가 √(C/L)로 나오는 것을 확인했다. 공진에서는 괄호 안이 0이 되어 전달함수가 R로 최대가 된다는 점도 옆에 적었다.
  3. 甲은 괄호 안을 ω√(LC)와 1/(ω√(LC))로 적은 이유를 따져 보았다. 각각 ωC와 1/ωL과 같은 값이라는 점을 확인했다. ωC와 1/ωL을 각각 √(C/L)로 묶고 남는 꼴이 괄호라는 점도 표시했다.
  4. 甲은 √(L/C)로 묶은 보기들이 왜 틀렸는지 표시했다. 단위를 따져 보니 옴이 되지 않는다는 점을 알고 √(C/L)의 단위를 다시 계산해 보았다. √(C/L)는 지멘스 단위라 R을 곱하면 단위가 없는 값이 된다는 점도 옆에 적었다.

  병렬 RLC의 어드미턴스는 1/R+jωC+1/(jωL)이므로 H=V/I=R/[1+jR√(C/L)(ω√(LC)−1/(ω√(LC)))]이며 3번이 옳다.

• 10

  다음 연산증폭기 회로에서 V_out/I_S [V/A]은? (단, R_1 ＝ 4 [kΩ], R_S ＝ 2 [kΩ], R_f ＝ 30 [kΩ], R_L ＝ 6 [kΩ]이고, 연산증폭기는 이상적이다)

  1. 1. －1,500
  2. 2. －5,000
  3. 3. －7,500
  4. 4. －10,000

  정답 4번

  🔍 보기별 해설

  1. −1,500은 R_S를 통과하는 전류를 고려하지 않고 다른 저항 조합으로 얻은 값이라 R₁으로 흐르는 전류 I_S/3와 R_f 30 kΩ으로 구한 −10,000과 맞지 않으므로 옳지 않다.
  2. −5,000은 R₁으로 흐르는 전류를 I_S/6로 본 값이라 R_S와 R₁이 같은 전압에서 병렬로 나누는 비 2 대 4와 맞지 않으므로 옳지 않다.
  3. −7,500은 R₁으로 흐르는 전류를 I_S/4로 본 값이라 R_S 2 kΩ과 R₁ 4 kΩ의 분류에서 나오는 I_S/3와 맞지 않으므로 옳지 않다.
  4. 가상 접지에서 R_S와 R₁이 병렬이라 R₁ 전류는 I_S×R_S/(R_S+R₁)=I_S/3이고 V_out=−30 kΩ×I_S/3=−10,000 I_S이므로 옳다(정답).

  🧮 풀이

  1. 甲은 연산증폭기의 반전 단자가 가상 접지라는 점을 그림 옆에 적었다. 전류원의 전류가 R_S와 R₁으로 나뉘는 것으로 보고 분류 식을 세웠다. R_S와 R₁이 병렬 분류 관계라 전류가 저항에 반비례해 나뉜다는 점도 적었다.
  2. 甲은 R₁으로 I_S의 3분의 1이 흐른다는 것을 계산했다. 이 전류가 R_f를 흘러 출력 전압이 −30킬로옴에 그 전류를 곱한 값이 된다고 적었다. 30킬로옴은 R_f 값이며 I_S의 3분의 1을 곱하면 −10,000 I_S가 나온다는 점도 다시 계산했다.
  3. 甲은 R₁ 전류를 6분의 I_S나 4분의 I_S로 적은 풀이를 살폈다. 두 저항의 분류 비 2 대 4를 뒤바꾸거나 잘못 잡은 것이라는 점을 짚었다. R₁ 저항이 R_S보다 크면 R₁ 쪽 전류가 더 적다는 점도 표시했다.
  4. 甲은 −1,500이라는 값이 어떻게 나왔는지 따져 보았다. R_S 전류를 빼는 과정에서 다른 조합을 쓴 것이라는 점을 알렸다. 정답 −10,000과 −1,500의 차가 커서 저항 조합이 다르다는 점도 함께 적었다.

  반전 입력이 가상 접지라 전류원 I_S 중 R_S와 R₁이 나누어 R₁으로 I_S/3가 흐르고 V_out=−R_f×I_S/3=−10,000 I_S이므로 4번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 11

  다음 직렬 RC 회로에 대한 설명으로 옳은 것은? (단, ω 는 교류 입력전압의 각주파수이다)

  1. 1. 저역통과 필터로 사용될 수 있다.
  2. 2. 전압이득 H (ω) = V_out(ω)/(V(i n) (ω)) = 1/(1-j R/ωC) 이다.
  3. 3. 교류 입력전압과 출력전압의 위상차는 tan^(-1) ((ω C)/R) 이다.
  4. 4. 입력에 직류 전압 신호만 인가할 때 전압이득은 0이다.

  정답 1번

  🔍 보기별 해설

  1. 출력을 커패시터에서 취하는 직렬 RC는 저주파를 통과시키고 고주파를 감쇠시키므로 저역통과 필터로 사용될 수 있어 옳다(정답).
  2. 전압이득은 H(ω)=1/(1+jωRC)이므로 1/(1−jR/ωC)라는 식은 고역통과의 꼴이라 이 회로와 맞지 않으므로 옳지 않다.
  3. 입력과 출력의 위상차는 −tan⁻¹(ωRC)로 출력이 뒤지므로 tan⁻¹(ωC/R)이라는 식은 이 회로의 위상차와 맞지 않아 옳지 않다.
  4. 입력에 직류 전압만 인가하면 커패시터가 개방이라 출력이 입력과 같아져 전압이득이 1이므로 0이라는 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 직렬 RC에서 출력 단자가 커패시터 양단에 있는 것을 그림에서 확인했다. 주파수가 낮을수록 출력이 커지는 저역통과 특성이라고 적었다. 커패시터가 낮은 주파수에서 개방에 가까워 입력이 거의 그대로 출력으로 나온다는 점도 함께 적었다.
  2. 甲은 전압이득 식을 분압으로 유도해 1/(1+jωRC)를 얻었다. 분모의 부호가 다른 식은 고역통과의 꼴이라는 점을 표시했다. 이 식의 크기는 ωRC가 커질수록 작아진다는 점도 파형 옆에 적었다.
  3. 甲은 위상차 식의 인수가 ωRC여야 하는 이유를 시정수로 설명했다. ωC/R로 적은 식은 단위가 맞지 않는다는 점을 확인했다. 위상차가 −tan⁻¹(ωRC)로 나온다는 점도 함께 적었다.
  4. 甲은 직류 신호를 넣었을 때 커패시터가 개방이라 출력이 입력과 같아진다는 점을 확인했다. 이득이 0이 아니라 1이라고 적었다. 주파수가 높아질수록 이득이 내려간다는 점도 옆에 적었다.

  직렬 RC에서 출력을 커패시터에서 취하면 저주파를 통과시키는 저역통과 필터로 쓸 수 있으므로 1번이 옳다.

• 12

  입력 X 와 Y 의 합 S (sum)와 캐리 C (carry)를 출력하는 반가산기 회로에서 출력 C 와 S 의 논리식은? (단, 입력 X 와 Y 는 1비트 2진 입력이다)

  C S

  1. 1. X + Y X OPLUS Y
  2. 2. X · Y X OPLUS Y
  3. 3. X OPLUS Y X + Y
  4. 4. X OPLUS Y X · Y

  정답 2번

  🔍 보기별 해설

  1. C가 X+Y라는 것은 캐리가 두 입력 중 하나만 1이어도 생긴다고 본 것이라 두 입력이 모두 1일 때만 캐리가 생기는 반가산기와 맞지 않으므로 옳지 않다.
  2. 캐리 C=X·Y는 두 입력이 모두 1일 때만 1이고 합 S=X⊕Y는 두 입력이 다를 때만 1이므로 이 조합이 옳다(정답).
  3. C가 X⊕Y이고 S가 X+Y라는 것은 캐리와 합의 식이 서로 뒤바뀐 것이라 반가산기의 출력과 맞지 않으므로 옳지 않다.
  4. S가 X·Y이고 C가 X⊕Y라는 것은 합과 캐리의 식을 뒤바꾼 것이라 1+1=10이 되는 반가산기와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 1비트 두 입력을 더하는 표를 만들었다. 1 더하기 1이 2진수로 10이라 캐리가 1이 되고 합은 0이라는 점을 확인했다. 이 결과가 반가산기의 출력 두 개를 서로 다른 게이트로 만드는 이유라고 옆에 적었다.
  2. 甲은 캐리가 X+Y라고 적은 풀이를 살폈다. 한 입력만 1이면 합이 1일 뿐 캐리는 0이라는 점을 짚고 진리표의 네 행을 하나씩 다시 채우게 했다. 1 더하기 0에서는 캐리가 0이라는 행을 색으로 칠해 두었다.
  3. 甲은 합 열을 XOR로 정리했다. 두 입력이 서로 다를 때만 1이라는 점을 진리표에서 확인하고 캐리 열은 AND로 따로 적었다. 이 식이 XOR 게이트 하나로 만들어진다는 점도 게이트 기호로 그려 보았다.
  4. 甲은 캐리와 합의 식을 뒤바꾼 보기를 살폈다. 표의 값과 맞지 않아 옳지 않다고 표시하고 1 더하기 1의 결과를 두 자리로 적어 보게 했다. 합과 캐리를 바꿔 쓰면 0 더하기 1에서 값이 어긋난다는 점도 확인했다.

  반가산기에서 캐리 C는 X·Y이고 합 S는 XOR인 X⊕Y이므로 2번이 옳다.

• 13

  다음 정전압 회로의 제너다이오드에 흐르는 전류 I_Z [mA]는? (단, 제너다이오드는 이상적이고 제너전압 V_Z ＝ 8 [V]이다)

  1. 1. 40
  2. 2. 80
  3. 3. 170
  4. 4. 450

  정답 3번

  🔍 보기별 해설

  1. 40 mA는 직렬 저항 전류를 다른 값으로 잘못 나눈 값이라 250 mA에서 부하 전류 80 mA를 뺀 170 mA와 맞지 않으므로 옳지 않다.
  2. 80 mA는 부하 전류 80 mA를 제너 전류로 착각한 값이라 제너에 흐르는 전류는 직렬 저항 전류에서 이 값을 뺀 170 mA이므로 옳지 않다.
  3. 직렬 저항 양단이 18−8=10 V라 전류가 250 mA이고 그중 80 mA가 전류원으로 빠져나가므로 제너에는 250−80=170 mA가 흘러 옳다(정답).
  4. 450 mA는 직렬 저항 전류 250 mA에 부하 전류 80 mA를 더해 얻은 값이라 250에서 80을 빼야 한다는 점과 어긋나 옳지 않다.

  🧮 풀이

  1. 甲은 제너 전압이 8볼트이므로 직렬 저항 40옴 양단이 10볼트라는 점을 구했다. 전류가 250밀리암페어라는 점을 계산했다. 40옴 양단 전압을 저항으로 나누면 전원에서 나오는 전류가 얻어진다는 점도 적었다.
  2. 甲은 부하 쪽으로 80밀리암페어가 빠져나가는 것을 그림에서 확인했다. 나머지가 제너로 흐른다고 적고 식을 마디의 전류 보존으로 정리했다. 250에서 80을 뺀 값이 제너 전류라는 점을 식 옆에 다시 적었다.
  3. 甲은 제너 전류가 80밀리암페어라고 적은 풀이를 살폈다. 그 값은 부하 전류일 뿐이라는 점을 알리고 직렬 저항 전류에서 빼야 한다고 설명했다. 250을 얻은 뒤 부하 전류를 빼는 마지막 단계를 빠뜨린 결과라는 점도 적었다.
  4. 甲은 450이라는 값이 어떻게 나왔는지 따져 보았다. 250에 80을 더한 것이라 부호를 잘못 썼다는 점을 확인했다. 더하면 전원 전류보다 큰 값이 되어 제너 전류로 볼 수 없다는 점도 표시했다.

  직렬 저항에 흐르는 전류는 (18−8)÷40=250 mA이고 부하 전류가 80 mA이므로 제너 전류는 250−80=170 mA이며 3번이 옳다.

• 14

  다음 상승에지 JK 플립플롭 회로에서 입력신호 CP , J , K 가 인가되었을 때 출력 Q 는? (단, 출력 Q 는 1로 초기화되어 있고, 게이트에서 전파지연은 없다고 가정한다)

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 4번

  🔍 보기별 해설

  1. 그림 (가)는 t₃에서 Q가 0으로 내려가는데 J와 K가 모두 0인 t₃에서는 이전 값 1이 유지되어야 하므로 옳지 않다.
  2. 그림 (나)는 t₂에서 Q가 그대로 0으로 남는데 J와 K가 모두 1인 t₂에서는 토글되어 1이 되어야 하므로 옳지 않다.
  3. 그림 (다)는 t₂에서 Q가 1로 오르지 않고 t₆에서도 1로 오르지 않아 토글과 세트 조건을 반영하지 못했으므로 옳지 않다.
  4. 그림 (라)는 t₁에서 리셋, t₂에서 토글, t₃와 t₄에서 유지와 세트, t₅에서 토글, t₆에서 토글에 해당하는 파형이므로 옳다(정답).

  🧮 풀이

  1. 甲은 그림에서 각 상승 에지에서 J와 K의 값을 읽어 표로 만들었다. t₁은 J가 0이고 K가 1이라 Q가 0으로 내려간다고 적었다. 이 표를 기준으로 Q의 이전 값이 다음 값에 미치는 영향을 열마다 적었다.
  2. 甲은 t₂에서 J와 K가 모두 1이라 토글로 Q가 1이 되는 것을 확인했다. t₃에서는 둘 다 0이라 값이 유지된다고 적었다. Q가 1로 오른 뒤 t₃에서 그대로 유지되는 모습을 파형 아래에 이어 그렸다.
  3. 甲은 t₄에서 J가 1이고 K가 0이라 Q가 세트되어 1이 유지되는 것을 표시했다. t₅에서는 다시 토글되어 0이라고 정리했다. 이 두 구간에서 Q가 1로 올랐다가 0으로 내려오는 순서를 표 마지막 줄에 적었다.
  4. 甲은 네 파형을 한 칸씩 견주었다. t₅에서 내려가고 t₆에서 올라가는 파형이 마지막 것 하나뿐이라는 점을 확인했다. 이 파형이 표의 Q 열과 한 줄씩 겹치는 것을 그림 위에서 확인했다.

  각 상승 에지의 J, K가 (0,1), (1,1), (0,0), (1,0), (1,1), (1,1)이므로 Q가 t₁에서 리셋, t₂에서 토글, t₃에서 유지, t₄에서 세트, t₅와 t₆에서 토글되는 그림 (라)의 파형이 옳아 4번이다.

• 15

  바르크하우젠의 발진조건에 대한 설명으로 옳지 않은 것은? (단, L(jw_0) 는 루프이득, w_0 는 발진주파수이다)

  1. 1. L(j ω_0) = 0 을 만족하면서 발진한다.
  2. 2. 기본증폭기의 입력신호와 귀환신호의 크기는 같아야 한다.
  3. 3. 기본증폭기의 입력신호와 귀환신호는 동일한 위상을 가져야 한다.
  4. 4. 외부의 입력신호 없이도 출력이 지속적으로 발생되는 발진조건을 의미한다.

  정답 1번

  🔍 보기별 해설

  1. 발진 조건의 루프 이득이 L(jω₀)=0이라는 설명은 루프 이득이 0이면 귀환 신호가 없어져 발진이 유지되지 않으므로 옳지 않다(정답).
  2. 발진하려면 기본증폭기의 입력 신호와 귀환 신호의 크기가 같아 루프 이득의 크기가 1이어야 하므로 이 설명은 옳다.
  3. 발진하려면 기본증폭기의 입력 신호와 귀환 신호가 서로 같은 위상을 가져 신호를 키우는 정귀환이 되어야 하므로 이 설명은 옳다.
  4. 바르크하우젠 조건은 외부의 입력 신호 없이도 출력이 지속적으로 발생하는 발진 조건을 뜻하므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 귀환 발진기의 구조를 그려 증폭기 출력이 귀환 회로를 거쳐 입력으로 돌아오는 것을 표시했다. 루프 이득이 1이 되면 입력과 귀환 신호가 같은 크기라고 적었다. 루프 이득이 1보다 작으면 진폭이 줄고 1보다 크면 커진다는 점도 함께 적었다.
  2. 甲은 루프 이득이 0이면 귀환 신호가 사라져 발진이 멈춘다는 점을 계산으로 확인했다. 그래서 L=0이라는 진술을 틀렸다고 표시했다. L(jω₀)=0이면 귀환 경로가 끊긴 것과 같다는 점을 그림에서 확인했다.
  3. 甲은 귀환 신호의 위상이 입력과 같아야 정귀환이 된다는 점을 파형으로 그렸다. 위상이 같을 때만 신호가 커진다고 정리했다. 위상이 반대이면 귀환 신호가 입력을 지워 발진이 사라진다는 점도 함께 적었다.
  4. 甲은 외부 입력 없이도 출력이 이어지는 발진기의 정의를 노트에 적었다. 바르크하우젠 조건이 그 조건이라는 점을 확인했다. 루프 이득이 정확히 1이고 위상이 0도일 때 진폭이 일정하게 유지된다는 점도 적었다.

  바르크하우젠 발진 조건은 루프 이득이 1이고 위상이 0도이므로 L(jω₀)=0이라는 1번이 옳지 않다.

• 16

  다음 CMOS 논리 게이트의 논리식으로 옳은 것은?

  1. 1. Y = Ā · B̄ · (C̄ + D̄)
  2. 2. Y = (Ā + B̄) · C̄ · D̄
  3. 3. Y = Ā + B̄ + C̄ · D̄
  4. 4. Y = Ā · B̄ + C̄ + D̄

  정답 4번

  🔍 보기별 해설

  1. Y=Ā·B̄·(C̄+D̄)는 풀업 회로의 A, B 직렬 가지와 C, D 병렬 가지를 곱으로 묶은 것이라 실제 풀업 회로의 합의 꼴과 맞지 않으므로 옳지 않다.
  2. Y=(Ā+B̄)·C̄·D̄는 풀다운 회로의 A, B 병렬 가지를 부정하지 않고 쓴 것이라 실제 도통 조건의 부정과 맞지 않으므로 옳지 않다.
  3. Y=Ā+B̄+C̄·D̄는 A, B를 병렬로, C와 D를 직렬로 본 것이라 그림에서 A, B가 직렬이고 C, D가 병렬인 풀업 구조와 반대이므로 옳지 않다.
  4. 풀업에서 PMOS A, B 직렬과 C, D가 병렬이므로 Y가 1이 되는 조건은 Ā·B̄+C̄+D̄이고 풀다운과 상보적이므로 이 식이 옳다(정답).

  🧮 풀이

  1. 甲은 CMOS 게이트에서 위쪽의 PMOS 묶음과 아래쪽의 NMOS 묶음이 서로 상보적이라는 점을 적었다. 위쪽 A와 B가 직렬, C와 D가 각각 병렬로 이어진 것을 읽었다.
  2. 甲은 PMOS가 입력이 0일 때 도통한다는 점을 이용해 출력이 1이 되는 조건을 식으로 만들었다. 직렬은 곱, 병렬은 합이라 Ā·B̄+C̄+D̄가 된다고 적었다. PMOS 쪽 도통 조건이 곧 출력이 1이 되는 조건이라는 점을 표 위에 함께 적었다.
  3. 甲은 아래쪽 NMOS의 도통 조건이 (A+B)·C·D라는 점을 계산했다. 이 조건의 부정이 위쪽 식과 같다는 점을 확인했다. 드모르간 법칙으로 부정을 풀면 Ā·B̄+C̄+D̄가 된다는 점도 이어서 적었다.
  4. 甲은 곱과 합의 자리가 바뀐 보기들이 왜 틀렸는지 그림의 직렬과 병렬에 맞추어 표시했다. 직렬은 곱이고 병렬은 합이라는 점을 옆에 적었다. 직렬 두 개를 병렬로 그린 보기는 곱과 합의 위치가 뒤바뀐 결과라는 점도 표시했다.

  풀다운 회로는 C·D 직렬에 A와 B 병렬이 직렬로 이어져 있어 도통 조건이 (A+B)·C·D이고 그 부정이 Y=Ā·B̄+C̄+D̄이며 4번이 옳다.

• 17

  다음 스피커와 증폭기의 정합을 위한 이상적인 임피던스 정합 변압기 회로에서 스피커에 최대 전력 전달을 위한 권선수비 (n) 가 0.2라면, 스피커 내부 저항 R_L [Ω]은? (단, 증폭기 내부 저항 R_S ＝ 200 [Ω]이다)

  1. 1. 8
  2. 2. 40
  3. 3. 1000
  4. 4. 5000

  정답 1번

  🔍 보기별 해설

  1. 증폭기에서 본 부하 저항 R_L/n²이 R_S=200 Ω과 같아지는 조건에서 R_L=200×0.04=8 Ω이므로 이 값이 옳다(정답).
  2. R_L=40 Ω은 권선수비를 곱하지 않고 200을 0.2로 나눈 값에 가까워 R_L/n²=R_S 조건에서 나오는 8 Ω과 맞지 않으므로 옳지 않다.
  3. R_L=1,000 Ω은 200을 n로 나눈 값이라 저항이 권선수비의 제곱으로 환산된다는 사실과 맞지 않으므로 옳지 않다.
  4. R_L=5,000 Ω은 200을 n²으로 나눈 값이라 R_L/n²=R_S가 아니라 R_S/n²=R_L을 쓴 것이라 조건이 뒤바뀌어 옳지 않다.

  🧮 풀이

  1. 甲은 스피커 저항을 1차로 옮기려면 권선수비의 제곱으로 나눈다는 점을 그림 옆에 적었다. 그 값이 증폭기 내부 저항 200옴과 같아야 최대 전력이 전달된다고 정리했다. 권선수비 0.2를 넣으면 스피커 저항 8옴이 200옴처럼 보인다는 점도 옆에 적었다.
  2. 甲은 n이 0.2일 때 n의 제곱이 0.04라는 점을 계산했다. 200에 0.04를 곱해 8옴이라는 결과를 얻었다. 이렇게 얻은 8옴이 스피커 저항이라는 점을 문제의 조건과 대조했다.
  3. 甲은 40옴이나 1,000옴이 나온 풀이를 살폈다. 환산 식에서 제곱을 빠뜨렸거나 분자와 분모를 바꾼 결과라는 점을 짚었다. 40은 200에 n을 그대로 곱한 값이고 1,000은 200을 n으로 나눈 값이라는 점도 계산해 적었다.
  4. 甲은 5,000옴이 나온 풀이를 살폈다. 조건식의 좌우를 뒤바꿔 R_S를 n²으로 나눈 결과라는 점을 알렸다. 5,000은 200을 n의 제곱으로 나눈 값과 같아 좌우가 바뀐 계산이라는 점을 계산으로 확인했다.

  최대 전력 전달에서는 증폭기 내부 저항 200 Ω이 변압기를 거쳐 본 부하 저항 R_L/n²과 같아야 하므로 R_L=200×0.2²=8 Ω이며 1번이 옳다.

• 18

  N 채널 MOSFET의 포화영역에서의 전류－전압 특성( I-V characteristics)은 I_D = 1/2k_n (V_GS-V_tn)^2 일 때, 포화영역에서 N 채널 MOSFET의 소신호 등가회로의 전달컨덕턴스(transconductance) g_m 은? (단, k_n 은 전달컨덕턴스 파라미터, V_tn 은 문턱전압이다)

  1. 1. √(k_n I_D)
  2. 2. {I_D / V_GS -V_tn}
  3. 3. k_n (V_GS -V_tn)
  4. 4. {2k_n (V_GS -V_tn) / I_D}

  정답 3번

  🔍 보기별 해설

  1. √(k_nI_D)는 g_m을 I_D와 k_n의 관계에서 잘못 유도한 값이라 g_m=k_n(V_GS−V_tn)과 같아지지 않으므로 옳지 않다.
  2. I_D/(V_GS−V_tn)은 g_m의 절반에 해당하는 식이라 실제 g_m=2I_D/(V_GS−V_tn)과 맞지 않으므로 옳지 않다.
  3. I_D=½k_n(V_GS−V_tn)²을 V_GS로 미분하면 g_m=k_n(V_GS−V_tn)이 되므로 이 식이 옳다(정답).
  4. 2k_n(V_GS−V_tn)/I_D는 g_m을 I_D로 나눈 식이라 전류 대 전압의 비인 g_m의 단위와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 포화영역의 드레인 전류 식을 게이트-소스 전압으로 미분했다. 제곱 항의 지수 2가 내려오고 ½과 상쇄되어 k_n(V_GS−V_tn)이 된다고 적었다. 이렇게 미분하면 g_m이 게이트 과구동 전압에 비례한다는 점도 함께 적었다.
  2. 甲은 √(k_nI_D)를 g_m 식과 비교해 보았다. I_D를 대입하면 √2 배 어긋난다는 점을 계산하고 미분한 식과 다르다는 점을 표시했다. √(k_nI_D)는 g_m과 비슷해 보이지만 계수 2가 다르다는 점을 계산으로 짚었다.
  3. 甲은 I_D를 (V_GS−V_tn)으로 나눈 식을 살폈다. 미분 결과의 절반이라 2를 곱해야 g_m이 된다고 정리했다. 미분 결과를 I_D로 나타내면 2I_D/(V_GS−V_tn)이 된다는 점도 적었다.
  4. 甲은 마지막 보기의 단위를 따져 보았다. 옴이나 지멘스가 되지 않아 g_m의 식이 아니라고 표시하고 올바른 식의 단위를 옆에 적었다. g_m의 단위가 지멘스이므로 식 양변의 단위가 맞는지도 검산했다.

  MOSFET의 전달컨덕턴스는 g_m=∂I_D/∂V_GS=k_n(V_GS−V_tn)이므로 3번이 옳다.

• 19

  다음 BJT 증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, BJT는 활성영역에서 동작한다)

  1. 1. R_C 가 증가하면 중간주파수 대역의 전압이득이 증가한다.
  2. 2. 바이패스 커패시터는 중간주파수 대역의 전압이득을 증가시킨다.
  3. 3. 중간주파수 대역에서 커패시터의 영향을 무시할 때 출력전압 V_out 은 입력전압 V(i n) 과 180 °의 위상차가 난다.
  4. 4. 결합 커패시터와 바이패스 커패시터에 의해서 고주파 대역 응답특성과 상측 차단주파수가 결정된다.

  정답 4번

  🔍 보기별 해설

  1. R_C가 커지면 공통 이미터 증폭기의 중간 대역 전압이득이 R_C를 교류 이미터 저항으로 나눈 값이라 커지므로 이 설명은 옳다.
  2. 바이패스 커패시터는 이미터 저항을 교류적으로 단락해 부궤환을 없애므로 중간 주파수 대역의 전압이득을 증가시켜 이 설명은 옳다.
  3. 중간 주파수 대역에서 커패시터의 영향을 무시하면 공통 이미터 증폭기는 입력과 출력의 위상이 180도 다르므로 이 설명은 옳다.
  4. 결합 커패시터와 바이패스 커패시터는 저주파에서 신호를 막는 소자라 저주파 대역 응답과 하측 차단주파수를 정하므로 고주파 대역과 상측 차단주파수를 정한다는 이 설명은 옳지 않다(정답).

  🧮 풀이

  1. 甲은 공통 이미터 증폭기의 이득이 컬렉터 저항과 교류 이미터 저항의 비라는 점을 적었다. 컬렉터 저항을 키우면 이득이 커진다고 정리했다. 이득이 커지려면 교류 이미터 저항이 작아져야 한다는 점도 함께 적었다.
  2. 甲은 이미터 저항 양단에 바이패스 커패시터가 있는 것을 그림에서 확인했다. 부궤환이 없어져 이득이 커진다고 적었다. 바이패스 커패시터는 교류 신호에 대해서만 이미터를 접지로 만든다는 점도 적었다.
  3. 甲은 입력이 오를 때 컬렉터 전압이 내려가는 것을 파형으로 그렸다. 위상이 180도 다르다는 점을 확인하고 두 파형을 나란히 놓아 비교했다. 이 위상 반전이 공통 이미터 증폭기의 이득 부호가 음이라는 뜻이라는 점도 적었다.
  4. 甲은 저주파 대역에서 결합 커패시터의 리액턴스가 커져 신호가 막힌다는 점을 계산했다. 그래서 하측 차단주파수를 정한다고 적고 고주파 진술을 틀렸다고 표시했다. 이 두 커패시터는 고주파에서는 거의 단락처럼 작용한다는 점도 옆에 적었다.

  결합 커패시터와 바이패스 커패시터는 저주파 응답과 하측 차단주파수를 정하므로 고주파 응답과 상측 차단주파수를 정한다는 4번이 옳지 않다.

• 20

  다음 회로에서 부하 저항 R_L 이 최대 전력 전달 조건을 만족하는 저항값을 가질 때, R_L 에 전달되는 최대 전력[W]은?

  1. 1. 5.4
  2. 2. 6.5
  3. 3. 7.8
  4. 4. 12.3

  정답 1번

  🔍 보기별 해설

  1. 개방 전압 18 V, 등가저항 15 Ω에서 부하 R_L=15 Ω일 때 최대 전력 V²/4R=324/60=5.4 W가 되므로 이 값이 옳다(정답).
  2. 6.5 W는 등가저항을 다른 값으로 계산해 얻은 값이라 테브난 저항 15 Ω에서 나오는 5.4 W와 맞지 않으므로 옳지 않다.
  3. 7.8 W는 전류원의 영향을 반영하지 않고 개방 전압을 잘못 구한 값이라 마디 방정식의 해 18 V에서 나오는 5.4 W와 맞지 않으므로 옳지 않다.
  4. 12.3 W는 테브난 저항을 15 Ω이 아닌 작은 값으로 본 값이라 최대 전력 공식 V²/4R과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 20볼트 전원과 0.5암페어 전류원이 같은 마디에 만나는 것을 그림에서 읽었다. 마디 방정식을 풀어 개방 전압이 18볼트라는 점을 구했다. 이 18볼트가 부하를 떼어 낸 단자 전압이라는 점을 그림에 표시했다.
  2. 甲은 전원을 죽이고 단자에서 본 저항을 20옴과 30옴의 병렬 12옴에 3옴을 더한 15옴으로 계산했다. 부하가 15옴일 때 최대 전력이 전달된다고 적었다. 이 15옴이 부하 저항과 같아야 한다는 점도 함께 적었다.
  3. 甲은 최대 전력 식에 18의 제곱 324를 60으로 나누어 5.4와트를 얻었다. 6.5와트나 7.8와트는 이 식에서 나오지 않는다는 점을 확인했다. 324를 60으로 나누는 계산이 4×15로 이어진다는 점도 검산했다.
  4. 甲은 12.3와트라는 값이 나온 풀이를 살폈다. 최대 전력 식 324÷(4R)에 12.3을 넣으면 R이 약 6.6옴이 되어야 하는데, 단자에서 본 저항은 15옴이라는 점을 확인하고 이 보기를 지웠다.

  테브난 전압 18 V, 등가저항 3+(20∥30)=15 Ω이므로 최대 전력은 18²÷(4×15)=5.4 W이며 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 21

  JK 플립플롭을 사용하여 0에서 7까지 표현하는 리플 계수기(ripple counter)를 설계할 때, 필요한 JK 플립플롭의 최소 개수는?

  1. 1. 2
  2. 2. 3
  3. 3. 4
  4. 4. 5

  정답 2번

  🔍 보기별 해설

  1. 2개는 2²=4개의 상태밖에 나타내지 못하므로 0부터 7까지 여덟 개의 값을 세는 리플 계수기가 필요로 하는 최소 개수로 옳지 않다.
  2. 플립플롭 n개는 2ⁿ개의 상태를 나타내므로 0부터 7까지 8개의 값을 세려면 2³=8에서 3개가 필요해 이 개수가 옳다(정답).
  3. 4개는 2⁴=16개의 상태를 나타내는 수라 0부터 7까지만 셀 때의 최소 개수보다 하나 많으므로 최소 개수로 옳지 않다.
  4. 5개는 2⁵=32개의 상태를 나타내는 수라 여덟 개의 값을 세는 데 필요한 개수보다 훨씬 많아 최소 개수로 옳지 않다.

  🧮 풀이

  1. 甲은 0에서 7까지의 값이 3비트 2진수로 표현된다는 점을 표로 적었다. 000부터 111까지 자릿수가 세 개라 플립플롭도 세 개라고 정리했다. 표에서 3비트로 여덟 값을 모두 나타낼 수 있어 한 자리 더 늘릴 필요가 없다는 점도 적었다.
  2. 甲은 플립플롭 두 개로 셀 수 있는 최대 값이 3이라는 점을 확인했다. 그래서 0부터 7까지를 세기에는 모자란다고 적었다. 두 자리 이진수는 00부터 11까지 네 값뿐이라는 점도 표에 옮겨 적었다.
  3. 甲은 플립플롭 네 개가 나타내는 최대 값 15와 다섯 개가 나타내는 최대 값 31을 계산해 보았다. 둘 다 필요한 수보다 크다는 점을 표시했다. 필요한 최소 개수는 3이라 이 두 값은 정답이 될 수 없다는 점도 적었다.
  4. 甲은 리플 계수기에서 앞 단의 출력이 다음 단의 클록이 되는 연결을 그림으로 그렸다. 세 단이면 여덟 상태를 순서대로 센다는 점을 확인했다. 단이 늘수록 클록이 앞 단에서 뒤 단으로 지연되어 전달된다는 리플 계수기의 특징도 덧붙였다.

  0부터 7까지 8개의 상태를 세려면 2³=8이므로 JK 플립플롭이 3개 필요해 2번이 옳다.

• 22

  정논리(positive logic)를 적용할 때, 논리게이트에 대한 트랜지스터 회로의 표현으로 옳지 않은 것은? (단, A , B 는 입력이고 F 는 출력이다)

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 2번

  🔍 보기별 해설

  1. 그림 (가)는 다이오드 두 개가 입력을 합치고 트랜지스터가 반전시키는 회로라 입력 중 하나만 1이어도 출력이 0이 되는 NOR 게이트이므로 이 표현은 옳다.
  2. 그림 (나)는 두 NPN 트랜지스터의 컬렉터가 R_C에 이어진 공통 출력이라 하나만 켜져도 출력이 낮아지는 NOR 회로인데 OR 게이트라고 적었으므로 이 표현은 옳지 않다(정답).
  3. 그림 (다)는 NPN 두 개가 직렬 이미터 폴로워로 이어져 두 입력이 모두 1일 때만 출력이 1이 되는 AND 게이트이므로 이 표현은 옳다.
  4. 그림 (라)는 다이오드 AND에 트랜지스터 반전을 붙여 두 입력이 모두 1일 때만 출력이 0이 되는 NAND 게이트이므로 이 표현은 옳다.

  🧮 풀이

  1. 甲은 (가) 회로에서 입력 다이오드가 두 입력을 하나로 합치는 것을 그림으로 확인했다. 합쳐진 신호가 트랜지스터를 거쳐 뒤집혀 NOR가 된다고 적었다. 입력이 모두 낮을 때만 출력이 높아지는 NOR의 진리표도 옆에 적었다.
  2. 甲은 (나) 회로에서 두 트랜지스터의 컬렉터가 한 출력선에 묶인 것을 읽었다. 정논리에서 이 구조는 어느 하나만 켜져도 출력이 낮아지므로 NOR인데 OR이라고 적었다고 표시했다.
  3. 甲은 (다) 회로에서 두 트랜지스터가 위아래로 이어져 있고 출력이 아래 이미터에서 나오는 것을 확인했다. 둘 다 켜져야 출력이 높아진다고 적었다. (다)는 두 트랜지스터가 직렬이라 둘 다 켜져야 전류가 흐르는 AND형 구조라는 점도 옆에 적었다.
  4. 甲은 (라) 회로에서 다이오드 두 개가 풀업 저항과 만나는 것을 읽었다. 두 입력이 모두 높을 때만 다이오드가 꺼져 트랜지스터가 켜지고 출력이 낮아진다고 정리했다. 이때 출력이 낮아지는 조건이 AND의 부정인 NAND의 진리표와 같다는 점도 함께 적었다.

  그림 (나)의 OR 게이트는 두 NPN 트랜지스터가 컬렉터를 공유하고 R_C로 풀업하는 회로라 한쪽만 켜져도 출력이 낮아지는 NOR이므로 OR 게이트라고 한 2번이 옳지 않다.

• 23

  다음 진리표에서 출력 F 의 논리식은?

  입력 출력 A B C F 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1

  1. 1. AB + B C̄ + A C̄
  2. 2. AB + B̄ C + A C̄
  3. 3. AB + B C̄ + Ā C
  4. 4. Ā B + B C̄ + A C̄

  정답 1번

  🔍 보기별 해설

  1. F가 1이 되는 행 010, 100, 110, 111을 AB, BC̄, AC̄로 묶으면 모든 행이 덮이고 나머지 행에서는 0이 되므로 이 식이 옳다(정답).
  2. AB+B̄C+AC̄는 B̄C를 포함해 A=0, B=0, C=1인 행 001에서 F가 1이 되므로 진리표의 F=0과 맞지 않아 옳지 않다.
  3. AB+BC̄+ĀC는 ĀC를 포함해 A=0, B=0, C=1인 행 001과 A=0, B=1, C=1인 행 011에서 F가 1이 되므로 진리표와 맞지 않아 옳지 않다.
  4. ĀB+BC̄+AC̄는 ĀB를 포함해 A=0, B=1, C=1인 행 011에서 F가 1이 되므로 진리표의 F=0과 맞지 않아 옳지 않다.

  🧮 풀이

  1. 甲은 진리표에서 출력이 1인 여덟 행 가운데 네 행을 골라 카르노 맵에 표시했다. 인접한 칸끼리 묶어 AB, BC̄, AC̄ 세 묶음이 나오는 것을 확인했다. 010, 100, 110, 111 네 행이 묶인다는 점을 진리표와 맞춰 다시 적었다.
  2. 甲은 보기의 두 번째 식에 000과 001을 넣어 값을 계산했다. B̄C 항 때문에 001에서 1이 나와 진리표와 어긋난다는 점을 확인했다. 진리표에서 0인 행 하나가 1로 바뀌는 순간 그 식은 탈락한다는 점도 적었다.
  3. 甲은 세 번째 식에 011을 넣어 보았다. ĀC 항이 1이 되어 진리표의 0과 맞지 않는다는 점을 표시하고 카르노 맵의 해당 칸을 지웠다. 카르노 맵의 칸 하나가 진리표와 다르면 그 식은 후보에서 빠진다는 점도 적었다.
  4. 甲은 마지막 보기의 식에 011을 대입해 보았다. Ā와 B가 곱해진 항이 1이 되어 진리표의 0과 어긋난다는 점을 확인하고 항 하나를 지운 뒤 카르노 맵에서 다시 묶었다. 묶음이 진리표의 0인 칸을 덮으면 그 식은 탈락한다는 점도 적었다.

  진리표에서 F가 1인 행은 010, 100, 110, 111이고 이를 묶으면 AB+BC̄+AC̄이므로 1번이 옳다.

• 24

  반도체에 대한 설명으로 옳지 않은 것은?

  1. 1. P형 반도체에서 다수 캐리어는 정공이다.
  2. 2. 진성반도체에서 전도대의 전자농도와 가전자대의 정공농도는 같다.
  3. 3. 실리콘 단결정 반도체에서 P형 불순물로 As(비소)도 사용된다.
  4. 4. N형 반도체에서 불순물 농도가 증가함에 따라 페르미 준위가 전도대로 가까이 이동한다.

  정답 3번

  🔍 보기별 해설

  1. P형 반도체는 정공을 만드는 억셉터 불순물을 넣어 만들며 다수 캐리어가 정공이므로 P형에서 다수 캐리어가 정공이라는 설명은 옳다.
  2. 진성반도체에서는 열에너지로 전자가 전도대로 올라가면서 같은 수의 정공이 가전자대에 생기므로 두 농도가 같다는 이 설명은 옳다.
  3. 비소는 5가 원소라 실리콘에 넣으면 전자를 주는 N형 불순물이 되므로 P형 불순물로도 사용된다는 이 설명은 옳지 않다(정답).
  4. N형 반도체에서 도너 농도가 늘면 전도대의 전자가 많아져 페르미 준위가 전도대 쪽으로 가까이 이동하므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 붕소가 실리콘에 들어가면 정공이 생겨 P형이 된다는 점을 표에 적었다. P형의 다수 캐리어가 정공이라는 점도 함께 정리했다. 붕소는 3가 원소라 결합에 전자 하나가 모자라 정공이 생긴다는 점도 적었다.
  2. 甲은 진성반도체에서 전자와 정공이 쌍으로 생기는 그림을 그렸다. 두 농도가 같다는 점을 표시하고 열에너지가 전자를 전도대로 올려 준다고 적었다. 도핑하지 않은 상태라 페르미 준위가 띠 간격 가운데 근처에 놓인다는 점도 그림에 표시했다.
  3. 甲은 비소와 인이 5가 원소라 N형 불순물이라는 점을 원소 표에서 확인했다. P형 불순물이라는 진술을 틀렸다고 표시했다. 5가 원소는 전자를 하나 남겨 다수 캐리어가 전자인 N형이 된다는 점도 함께 적었다.
  4. 甲은 N형에서 도너가 늘수록 페르미 준위가 전도대 쪽으로 올라가는 에너지띠 그림을 그렸다. 진성 준위와 비교해 위로 옮겨 간 정도를 표시했다. 도너가 늘수록 전자 농도가 커진다는 점을 페르미 준위의 위치 변화와 함께 적었다.

  비소는 5가 원소라 N형 불순물이므로 실리콘의 P형 불순물로 쓰인다는 3번이 옳지 않다.

• 25

  다음 저주파 소신호 FET 증폭기의 전압이득에 가장 가까운 값은? (단, 순방향 전달 컨덕턴스 g_m 은 1 [mA/V]이고, 드레인－소스 저항 r_d 는 10 [kΩ]이다)

  1. 1. －1
  2. 2. －5
  3. 3. －10
  4. 4. －20

  정답 2번

  🔍 보기별 해설

  1. −1은 이득의 크기를 드레인 저항과 소스 저항의 비 1/20로 본 값도 아니고 1보다 작게 어림한 값이라 계산한 −4.9와 맞지 않으므로 옳지 않다.
  2. g_m=1 mA/V, r_d=10 kΩ, R_D=20 kΩ, R_S=1 kΩ을 이득 식에 넣으면 분자가 200 kΩ이고 분모가 20+10+11=41 kΩ이라 약 −4.9이므로 −5가 가장 가까워 옳다(정답).
  3. −10은 소스 저항의 궤환 효과와 r_d를 무시하고 g_m R_D를 20으로 한 뒤 절반으로 어림한 값이라 계산한 −4.9와 멀어 옳지 않다.
  4. −20은 소스 저항과 r_d를 모두 무시하고 g_m R_D=20으로만 계산한 값이라 실제 이득 −4.9와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 소스에 1킬로옴이 붙어 있고 드레인에 20킬로옴이 연결된 것을 읽었다. 순방향 전달 컨덕턴스와 드레인 저항이 주어졌다는 점을 적었다. 이득 식에 들어갈 값이 g_m 1밀리지멘스, R_D 20킬로옴, r_d 10킬로옴, R_S 1킬로옴이라는 점을 표로 적었다.
  2. 甲은 이득 식에 값을 넣어 분자 200킬로옴, 분모 41킬로옴을 얻었다. 약 −4.9라 −5에 가장 가깝다고 정리했다. 분모 41은 20+10+1×(1+10)의 합이라는 점을 옆에 풀어 적었다.
  3. 甲은 소스 저항을 무시하고 g_m R_D만 곱해 −20을 얻은 풀이를 살폈다. 소스 저항의 궤환 때문에 이득이 크게 줄어든다는 점을 짚었다. g_m R_D만 곱하면 −20이 나오는데 이는 r_d와 R_S를 모두 무시한 값이라는 점을 계산으로 확인했다.
  4. 甲은 −10이나 −1이 나온 풀이를 살폈다. 이득을 어림으로 절반이나 작은 수로 잡은 것이라 계산 결과와 맞지 않는다는 점을 확인했다. 정답에 가까운 −4.9와의 차가 커서 어림으로는 맞지 않는다는 점을 옆에 적었다.

  소스에 1 kΩ 저항이 있는 FET 증폭기의 이득은 −g_m r_d R_D/[R_D+r_d+R_S(1+g_m r_d)]=−200k/41k이어서 약 −5이며 2번이 옳다.

• 26

  다음 직렬 전압조정기(series voltage regulator)의 부하 전류 I_L 이 200 [mA]일 때, Q_1 에서 소모되는 전력[W]은? (단, V_i ＝ 15 [V], V_Z ＝ 4 [V], R_1 ＝ R_2 ＝ 15 [kΩ], R_3 ＝ 10 [kΩ], R_2 + R_3 > > R_L , Q_1 의 전압강하는 무시하며 모든 회로 소자는 이상적이다)

  1. 1. 0.4
  2. 2. 0.8
  3. 3. 1.0
  4. 4. 1.4

  정답 3번

  🔍 보기별 해설

  1. 0.4 W는 통과 트랜지스터 전압강하를 2 V로 잘못 본 값이라 (15−10) V의 강하에서 나오는 1.0 W와 맞지 않으므로 옳지 않다.
  2. 0.8 W는 통과 트랜지스터의 전압강하를 4 V로 본 값이라 (V_i−V_o)=15−10=5 V와 맞지 않으므로 옳지 않다.
  3. 연산증폭기가 R₂와 R₃의 분압 노드를 제너 전압 4 V에 맞추므로 V_o=10 V이고 Q₁ 양단이 5 V이므로 전력은 5 V×0.2 A=1.0 W가 되어 옳다(정답).
  4. 1.4 W는 부하 전력이나 전원 전력을 섞어 얻은 값이라 통과 트랜지스터에서 소모되는 전력 1.0 W와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 제너 다이오드가 연산증폭기의 플러스 입력을 4볼트에 붙잡는 것을 읽었다. 분압 노드가 마이너스 입력에 연결되어 두 값이 같아진다고 적었다. 연산증폭기가 두 입력을 같게 만들기 위해 출력을 조절한다는 점도 함께 적었다.
  2. 甲은 출력 전압이 4볼트에 25킬로옴 나누기 10킬로옴을 곱한 10볼트라는 점을 계산했다. 입력 15볼트와의 차 5볼트가 통과 트랜지스터에 걸린다고 정리했다. 이 5볼트가 열이 되어 나가는 전압강하라는 점도 옆에 적었다.
  3. 甲은 부하 전류 200밀리암페어에 5볼트를 곱해 1와트를 얻었다. 0.4와트나 0.8와트는 전압강하를 잘못 본 값이라는 점을 표시했다. 0.4와트는 전압강하를 2볼트로, 0.8와트는 4볼트로 본 값이라는 점도 나누어 적었다.
  4. 甲은 1.4와트가 어떻게 나왔는지 따져 보았다. 부하 전력 2와트나 다른 조합을 섞은 것이라 통과 트랜지스터 전력이 아니라는 점을 알렸다. 1.4와트를 0.2암페어로 나누면 7볼트가 되어 회로의 전압강하 5볼트와 다르다는 점도 확인했다.

  제너 전압 4 V가 귀환 노드 전압이므로 V_o=4×(15+10)/10=10 V이고 Q₁ 전력은 (15−10)×0.2=1.0 W이며 3번이 옳다.

• 27

  상보형 CMOS 인버터의 직류 전달 특성 곡선이 다음과 같을 때, c점에서 PMOS 트랜지스터와 NMOS 트랜지스터의 동작 모드를 바르게 연결한 것은? (단, V(T n) 과 V(T p) 는 각각 NMOS 트랜지스터와 PMOS 트랜지스터의 문턱전압이다)

  PMOS NMOS

  1. 1. 선형영역 선형영역
  2. 2. 포화영역 포화영역
  3. 3. 포화영역 선형영역
  4. 4. 선형영역 포화영역

  정답 2번

  🔍 보기별 해설

  1. 선형영역과 선형영역은 두 트랜지스터가 모두 저항처럼 동작하는 경우인데 전이 구간 가운데에서는 두 트랜지스터가 모두 포화이므로 옳지 않다.
  2. c점은 입력이 0.5V_DD이고 출력이 급격히 변하는 구간이라 PMOS와 NMOS가 모두 포화영역에서 동작하므로 포화영역과 포화영역이 옳다(정답).
  3. PMOS가 포화이고 NMOS가 선형인 조합은 출력이 낮아지고 입력이 큰 d점 근처의 동작이라 c점과 맞지 않으므로 옳지 않다.
  4. PMOS가 선형이고 NMOS가 포화인 조합은 출력이 높고 입력이 작은 b점 근처의 동작이라 c점과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 전달 곡선에서 a, b, c, d, e 다섯 점을 읽었다. c점이 입력 0.5V_DD에서 출력이 0.5V_DD로 급격히 내려가는 가운데 점이라는 점을 적었다. c점에서는 두 트랜지스터의 전류가 같아야 하는 조건이 만족된다는 점도 함께 적었다.
  2. 甲은 c점에서 곡선의 기울기가 가장 큰 것을 확인했다. 두 트랜지스터가 모두 이득을 내는 포화영역에서 동작한다고 정리했다. 포화영역에서는 게이트 전압의 작은 변화가 출력을 크게 움직인다는 점도 옆에 적었다.
  3. 甲은 d점 근처에서 출력이 거의 0인 것을 보고 NMOS가 선형영역에 있다고 적었다. c점과는 다른 구간이라 조합이 맞지 않는다는 점을 표시했다. d점에서는 NMOS가 선형영역에 들어가는 조합이라는 점도 표에 적어 c점과 구별했다.
  4. 甲은 전달 곡선의 왼쪽 끝인 a점과 b점에서 출력이 거의 V_DD에 붙어 있는 것을 확인했다. 이때 PMOS가 저항처럼 동작해 선형영역이라고 정리하고 c점과 구별했다. a점에서는 NMOS가 꺼진 상태라는 점도 표에 함께 적어 두었다.

  CMOS 인버터 전달 곡선의 가운데 c점에서는 입력이 전원의 절반이라 PMOS와 NMOS가 모두 포화영역에서 동작하므로 2번이 옳다.

• 28

  다음 회로에서 독립 전류원 0.2 [A]에 의해 공급되는 전력[W]은?

  1. 1. 0.16
  2. 2. 0.32
  3. 3. 0.48
  4. 4. 0.52

  정답 2번

  🔍 보기별 해설

  1. 0.16 W는 전류원 전압을 0.8 V로 잘못 본 값이라 마디 전압 1.6 V에서 나오는 0.32 W의 절반이므로 옳지 않다.
  2. 마디 전압이 4 Ω에 흐르는 0.4 A로 1.6 V이고 독립 전류원 0.2 A가 이 전압에서 공급하는 전력은 1.6×0.2=0.32 W이므로 옳다(정답).
  3. 0.48 W는 전류를 0.4 A가 아닌 0.6 A로 본 값이라 마디 방정식 I=0.2+V₁/4의 해와 맞지 않으므로 옳지 않다.
  4. 0.52 W는 종속 전류원의 전력이나 다른 값을 섞어 얻은 값이라 독립 전류원 0.2 A가 공급하는 전력 0.32 W와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 독립 전류원 0.2암페어와 종속 전류원 V₁ 나누기 4가 같은 마디로 전류를 넣는 것을 읽었다. 이 전류가 2옴 두 개의 직렬을 지난다고 적었다. 종속 전류원의 값이 V₁에 따라 정해진다는 점을 식 옆에 다시 적었다.
  2. 甲은 V₁이 위쪽 2옴에 걸린 전압이라는 점에서 V₁=2I라는 식을 세워 I가 0.4암페어라는 것을 풀었다. 전체 4옴에 걸린 전압이 1.6볼트라고 계산했다. 이 마디에서 전류 보존식 I=0.2+I/2로 정리하면 I=0.4가 된다는 점도 적었다.
  3. 甲은 독립 전류원의 전력을 전압과 전류의 곱으로 구했다. 1.6볼트에 0.2암페어를 곱해 0.32와트라는 값을 얻었다. 독립 전류원 양단 전압이 1.6볼트라는 점을 다시 확인했다.
  4. 甲은 0.16이나 0.48이 나온 풀이를 살폈다. 전압이나 전류를 절반이나 1.5배로 잘못 본 결과라는 점을 짚었다. 0.16은 정답의 절반, 0.48은 1.5배라는 점을 계산으로 확인했다.

  중간 가지 전류를 I라 하면 I=0.2+V₁/4이고 V₁=2I이므로 I=0.4 A이고 마디 전압은 4 Ω×0.4=1.6 V이며 독립 전류원의 전력은 1.6×0.2=0.32 W이므로 2번이 옳다.

• 29

  반도체 소자에 대한 설명으로 옳지 않은 것은?

  1. 1. JFET에서는 자유전자와 정공이 함께 도전현상에 기여한다.
  2. 2. 포토 다이오드를 이용하여 빛을 검출하려면 역방향 바이어스에서 동작시켜야 한다.
  3. 3. JFET는 게이트와 소스 사이의 역방향 바이어스 전압의 크기에 의해 드레인 전류의 크기를 제어한다.
  4. 4. BJT는 활성 모드 동작을 위해 이미터－베이스 접합은 순방향 바이어스되고, 컬렉터－베이스 접합은 역방향 바이어스가 된다.

  정답 1번

  🔍 보기별 해설

  1. JFET는 채널의 전자나 정공 중 한 종류만 전류를 나르는 단극성 소자이므로 자유전자와 정공이 함께 기여한다는 이 설명은 옳지 않다(정답).
  2. 포토 다이오드는 역방향 바이어스에서 빛이 만드는 전자-정공 쌍이 광전류가 되므로 빛을 검출하려면 역방향 바이어스로 동작시켜야 하며 이 설명은 옳다.
  3. JFET는 게이트-소스 사이 역방향 전압의 크기로 채널의 공핍층 폭을 바꾸어 드레인 전류를 조절하므로 이 설명은 옳다.
  4. BJT가 활성 모드로 동작하려면 이미터-베이스 접합은 순방향이고 컬렉터-베이스 접합은 역방향이어야 하므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 JFET 채널을 흐르는 캐리어가 전자 하나뿐인 그림을 그렸다. 전자와 정공이 함께 도전하는 것은 BJT의 성질이라 JFET 진술이 틀렸다고 적었다. JFET의 소스와 드레인 사이 채널에는 전자 또는 정공 한 종류만 흐른다는 점도 적었다.
  2. 甲은 포토 다이오드를 역방향으로 바이어스하고 빛을 비추는 실험을 상상했다. 빛의 세기에 따라 역방향 전류가 커진다는 점을 적었다. 이 성질 때문에 포토 다이오드가 빛 검출에 쓰인다는 점도 옆에 적었다.
  3. 甲은 게이트 역방향 전압이 커지면 공핍층이 넓어져 채널이 좁아진다는 점을 그림으로 나타냈다. 그래서 드레인 전류가 줄어든다고 정리했다. 이 성질 때문에 게이트 전압으로 드레인 전류를 조절한다는 점도 덧붙였다.
  4. 甲은 BJT의 활성 모드에서 두 접합의 바이어스를 표로 적었다. 이미터-베이스는 순방향이고 컬렉터-베이스는 역방향이라는 점을 확인했다. 이 바이어스 조합이 트랜지스터를 증폭기로 쓰는 활성 모드의 조건이라는 점도 적었다.

  JFET는 한 종류의 캐리어만 쓰는 단극성 소자이므로 자유전자와 정공이 함께 도전에 기여한다는 1번이 옳지 않다.

• 30

  다음 회로에서 전류 I_x [A]는?

  1. 1. 6
  2. 2. 8
  3. 3. 10
  4. 4. 12

  정답 1번

  🔍 보기별 해설

  1. 마디 방정식 (10−V)/4+5=V에서 V=6 V가 되어 1 Ω에 흐르는 전류 I_x=6 A가 되므로 이 값이 옳다(정답).
  2. 8 A는 5 A 전류원을 전부 1 Ω 저항으로 흘려보낸 것에 4 Ω 쪽 전류의 일부를 더한 값이라 마디 방정식의 해 6 A보다 크므로 옳지 않다.
  3. 10 A는 10 V 전압원이 1 Ω에 직접 걸린다고 본 값이라 4 Ω의 전압강하와 전류원의 영향을 반영하지 못해 옳지 않다.
  4. 12 A는 전류원 5 A와 전압원 쪽 전류를 잘못 더해 얻은 값이라 마디 방정식의 해 6 A와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 4옴을 지나는 전류가 1옴 저항으로 흘러가고 5암페어 전류원도 같은 마디로 들어오는 것을 읽었다. 마디 전압을 미지수로 놓고 방정식을 세웠다. 마디 전압 V에 대해 전류 보존식 (10−V)/4+5=V를 세웠다는 점도 적었다.
  2. 甲은 방정식을 풀어 마디 전압이 6볼트라는 값을 얻었다. 1옴에 걸린 전압이므로 전류가 6암페어라고 적고 4옴 쪽 전류도 검산해 보았다. 4옴에는 1암페어가 흐르고 5암페어 전류원과 합쳐 6암페어가 1옴으로 간다는 점도 검산으로 적었다.
  3. 甲은 전압원이 1옴에 직접 걸린다고 본 풀이를 살폈다. 10볼트가 4옴을 거친 뒤에 걸린다는 점을 짚고 전류원이 마디로 들어온다는 점도 알려 주었다. 4옴에 걸리는 전압강하 4볼트가 빠지면 값이 달라진다는 점도 표시했다.
  4. 甲은 8, 12암페어가 나온 풀이를 살폈다. 전류원의 5암페어를 그대로 더하거나 잘못 나눈 결과라는 점을 알렸다. 8과 12는 검산에서 마디 전압이 맞지 않는다는 점을 확인했다.

  마디 전압 V에서 (10−V)/4+5=V/1이므로 V=6 V이고 I_x=6 A이며 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 31

  다음 반전 증폭기 응용 회로에서 출력전압 V_o [V]는? (단, 연산 증폭기는 이상적이다)

  1. 1. －7
  2. 2. －8
  3. 3. －10
  4. 4. －40

  정답 4번

  🔍 보기별 해설

  1. −7 V는 세 입력 전압의 합 7 V에 부호만 바꾼 값이라 각 입력 저항으로 나누어 R_f를 곱하는 가산 증폭기의 식과 맞지 않으므로 옳지 않다.
  2. −8 V는 입력 저항 비를 반영하지 않고 다른 조합으로 어림한 값이라 각 입력 전류의 합 4 mA에서 나오는 −40 V와 맞지 않아 옳지 않다.
  3. −10 V는 귀환 저항 10 kΩ을 입력 저항의 합으로 나눈 이득에 입력 합을 곱한 값처럼 어림한 것이라 −40 V와 맞지 않으므로 옳지 않다.
  4. 가상 접지에서 입력 전류는 1 mA, 1 mA, 2 mA로 합이 4 mA이고 R_f 10 kΩ을 지나므로 V_o=−4 mA×10 kΩ=−40 V가 되어 옳다(정답).

  🧮 풀이

  1. 甲은 반전 입력이 가상 접지라 세 입력 전류를 각각 1밀리암페어, 1밀리암페어, 2밀리암페어로 구했다. 합 4밀리암페어가 귀환 저항을 흐른다고 적었다. 각 입력 전류는 입력 전압을 입력 저항으로 나눈 값이라는 점도 표에 적었다.
  2. 甲은 출력 전압이 −4밀리암페어에 10킬로옴을 곱한 −40볼트라는 점을 계산했다. 부호가 음인 이유를 반전 증폭기의 성질로 설명했다. 귀환 저항 10킬로옴을 곱하는 식 V_o=−R_f×전류 합이라는 점도 함께 적었다.
  3. 甲은 −7이 나온 풀이를 살폈다. 입력 전압을 단순히 더하고 부호만 바꾼 것이라 저항 비를 반영하지 못했다는 점을 짚었다. −7은 입력 전압 1, 2, 4를 그대로 더한 값이라는 점을 계산으로 확인했다.
  4. 甲은 −8과 −10이 나온 풀이를 살폈다. 각 입력의 이득이 −10, −5, −5인 것을 놓친 결과라는 점을 알렸다. 각 입력마다 귀환 저항 10킬로옴을 자기 입력 저항으로 나눈 이득이 다르다는 점도 표에 적었다.

  반전 가산 증폭기의 출력은 V_o=−10 kΩ×(1/1+2/2+4/2)=−40 V이므로 4번이 옳다.

• 32

  최대 주파수 12 [kHz]의 신호를 16비트로 양자화 및 부호화하여 PCM(pulse code modulation)으로 전송하려고 한다. 신호의 손실 없이 최소화하여 표본화할 경우 초당 전송 비트수[kbps]는?

  1. 1. 96
  2. 2. 192
  3. 3. 384
  4. 4. 768

  정답 3번

  🔍 보기별 해설

  1. 96 kbps는 표본화율을 6 kHz로 잘못 잡아 16비트를 곱한 값이라 나이퀴스트율 24 kHz와 맞지 않으므로 옳지 않다.
  2. 192 kbps는 표본화율을 12 kHz로 잡아 16비트를 곱한 값이라 최대 주파수의 두 배로 표본화해야 한다는 조건과 맞지 않으므로 옳지 않다.
  3. 표본화율은 최대 주파수의 2배인 24 kHz이고 표본마다 16비트를 전송하므로 초당 비트 수는 24×16=384 kbps가 되어 옳다(정답).
  4. 768 kbps는 표본화율을 48 kHz로 잡아 16비트를 곱한 값이라 손실 없이 최소화하는 표본화율 24 kHz의 두 배이므로 옳지 않다.

  🧮 풀이

  1. 甲은 신호의 최대 주파수가 12킬로헤르츠라는 점에서 나이퀴스트 표본화율이 그 두 배인 24킬로헤르츠라고 적었다. 최소로 표본화하는 조건이라는 점도 표시했다. 표본화 정리에서 최소 표본화율이 신호 최고 주파수의 두 배라는 점을 옆에 적었다.
  2. 甲은 표본마다 16비트씩 보내므로 초당 비트 수가 24에 16을 곱한 384킬로비피에스라고 계산했다. 단위가 킬로헤르츠 곱하기 비트라는 점도 옆에 적었다. 24킬로헤르츠에 16비트를 곱하면 초당 384킬로비트가 된다는 점을 다시 확인했다.
  3. 甲은 192가 나온 풀이를 살폈다. 표본화율을 12킬로헤르츠로 잡은 것이라 신호를 복원할 수 없다는 점을 짚었다. 192는 12에 16을 곱한 값으로 나이퀴스트 표본화율 24가 아니라는 점을 계산으로 확인했다.
  4. 甲은 96과 768이 나온 풀이를 살폈다. 표본화율을 절반이나 두 배로 잘못 잡은 결과라는 점을 알리고 나이퀴스트 조건을 다시 적게 했다. 768은 48킬로헤르츠로 표본화한 값, 96은 6킬로헤르츠로 표본화한 값이라는 점을 계산으로 확인했다.

  신호의 최대 주파수 12 kHz를 손실 없이 표본화하려면 24 kHz로 표본화해야 하고 16비트를 곱하면 384 kbps이므로 3번이 옳다.

• 33

  다음 회로에서 발진 주파수 f [Hz]는? (단, 발진을 위한 이득조건을 만족하고, L_1 과 L_2 의 상호 인덕턴스는 무시한다)

  1. 1. {1 / 2 π √((L_1 + L_2)C)}
  2. 2. {1 / 2 π √(L_1 L_2 C)}
  3. 3. {2 π / √((L_1 + L_2)C)}
  4. 4. {2 π / √(L_1 L_2 C)}

  정답 1번

  🔍 보기별 해설

  1. L₁과 L₂ 가지가 병렬인 탱크에서 서셉턴스가 0이 되는 조건 ω²(L₁+L₂)C=1을 풀면 f=1/(2π√((L₁+L₂)C))가 되어 옳다(정답).
  2. 1/(2π√(L₁L₂C))는 두 인덕턴스를 곱해 넣은 식이라 인덕턴스가 직렬로 합쳐지는 공진 조건과 맞지 않으므로 옳지 않다.
  3. 2π/√((L₁+L₂)C)는 분자와 분모의 자리가 바뀐 식이라 주파수가 커질수록 작아지는 등 단위와 크기가 맞지 않으므로 옳지 않다.
  4. 2π/√(L₁L₂C)는 곱을 쓰고 분자에 2π를 둔 식이라 발진 주파수의 조건과 단위가 모두 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 드레인 노드에 저항, L₁, 그리고 C와 L₂의 직렬이 병렬로 붙은 것을 읽었다. C와 L₂ 사이의 점이 게이트로 귀환된다는 점을 표시했다. 이 귀환 경로가 정귀환을 만드는 위상 조건을 이룬다는 점도 함께 적었다.
  2. 甲은 병렬 공진에서 두 가지의 서셉턴스 합이 0이 되는 식을 세웠다. ω²(L₁+L₂)C가 1이 된다는 점을 풀어 공진 주파수를 얻었다. ω²(L₁+L₂)C=1을 ω에 대해 풀면 ω=1/√((L₁+L₂)C)라는 점도 이어서 적었다.
  3. 甲은 L₁L₂C를 쓴 보기를 살폈다. 두 인덕턴스는 곱하지 않고 더해야 한다는 점을 짚고 서셉턴스를 합하는 식을 처음부터 다시 쓰게 했다. L₁L₂C는 인덕턴스 단위와 맞지 않아 공진 식의 꼴이 아니라는 점도 함께 표시했다.
  4. 甲은 분자에 2π가 온 보기의 단위를 따져 보았다. 주파수가 커지는 방향과 맞지 않아 틀렸다고 표시하고 올바른 식의 단위도 확인했다. 올바른 식은 분모에 2π가 있어 f=1/(2π√((L₁+L₂)C))이라는 점도 함께 적었다.

  MOSFET 드레인 노드에서 L₁과 C, L₂ 직렬 가지의 병렬 공진은 ω(L₁+L₂)=1/(ωC)에서 일어나므로 f=1/(2π√((L₁+L₂)C))이며 1번이 옳다.

• 34

  유선 LAN(local area network)에서 사용되는 표준 이더넷 프레임에 포함되지 않는 필드는?

  1. 1. 길이 또는 형태(length or type)
  2. 2. 목적지 주소(destination address)
  3. 3. 송신자 주소(source address)
  4. 4. 패킷 번호(packet number)

  정답 4번

  🔍 보기별 해설

  1. 길이 또는 형태 필드는 프레임에 실린 데이터의 길이나 상위 프로토콜의 종류를 알려 주는 표준 이더넷 프레임의 필드이므로 포함되지 않는 것이 아니다.
  2. 목적지 주소는 프레임을 받을 수신 장치의 주소를 알리는 표준 이더넷 프레임의 필드이므로 포함되지 않는 필드가 아니다.
  3. 송신자 주소는 프레임을 보낸 장치의 주소를 알리는 표준 이더넷 프레임의 필드이므로 포함되지 않는 필드가 아니다.
  4. 패킷 번호는 이더넷 프레임의 필드가 아니고 순서 번호는 TCP 같은 상위 계층의 헤더에 있으므로 프레임에 포함되지 않는 필드로 옳다(정답).

  🧮 풀이

  1. 甲은 표준 이더넷 프레임의 구성을 앞에서부터 프리앰블, 목적지 주소, 송신자 주소, 길이 또는 형태, 데이터, 오류 검출 순서로 적었다. 프리앰블은 수신 쪽 동기를 맞추는 필드라는 점도 옆에 적었다.
  2. 甲은 목적지 주소가 수신 장치를 가리키는 여섯 바이트 필드라는 점을 표에 옮겼다. 프레임에 들어 있는 필드라고 표시했다. 여섯 바이트 주소가 장치를 구별하는 MAC 주소라는 점도 함께 적었다.
  3. 甲은 송신자 주소도 여섯 바이트의 필드로 프레임에 들어 있다는 점을 확인했다. 목적지 주소와 짝을 이루어 프레임의 앞부분을 이룬다고 표에 적었다. 두 주소 필드가 나란히 놓인다는 점을 그림에서 색으로 구분했다.
  4. 甲은 패킷 번호가 프레임에 없다는 점을 확인했다. 순서 번호는 상위 계층의 TCP 헤더에 있다고 정리하고 프레임 그림에 필드 이름을 하나씩 채웠다. 패킷 번호는 프레임이 아니라 그 위 계층의 헤더에 있어 프레임 그림에 넣을 수 없다는 점도 적었다.

  표준 이더넷 프레임에는 목적지 주소, 송신자 주소, 길이 또는 형태 필드가 있지만 패킷 번호 필드는 없으므로 4번이 옳다.

• 35

  다음 연산증폭기 회로에 입력전압 V_i 를 인가했을 때 출력전압 V_o 의 주기, V(p-p) , 파형을 바르게 연결한 것은? (단, 모든 회로 소자는 이상적이다)

  주기[ μs ] V(p-p) [V] 파형

  1. 1. 10 10 구형파
  2. 2. 5 10 사인파
  3. 3. 10 5 사인파
  4. 4. 10 8 구형파

  정답 4번

  🔍 보기별 해설

  1. 주기 10 μs와 V(p-p) 10 V의 구형파는 미분기의 출력 크기를 −RC×기울기=±4 V로 구한 8 V와 맞지 않아 옳지 않다.
  2. 주기 5 μs와 V(p-p) 10 V의 사인파는 미분기가 삼각파를 구형파로 바꾸는 것과 맞지 않고 주기도 입력의 10 μs와 다르므로 옳지 않다.
  3. 주기 10 μs와 V(p-p) 5 V의 사인파는 미분기의 출력이 구형파라는 사실과 맞지 않고 크기도 8 V와 다르므로 옳지 않다.
  4. 삼각파의 기울기 ±10 V/5 μs=±2×10⁶ V/s에 미분기 상수 RC=2×10³×10⁻⁹=2 μs를 곱하면 ∓4 V이므로 주기 10 μs, V(p-p) 8 V의 구형파가 되어 옳다(정답).

  🧮 풀이

  1. 甲은 커패시터가 입력에 있고 저항이 귀환에 있는 회로라 미분기라고 적었다. 삼각파를 넣으면 구형파가 나온다는 점을 파형으로 그렸다. 미분기의 출력이 입력의 기울기에 비례한다는 점도 함께 적었다.
  2. 甲은 입력의 기울기가 5마이크로초에 10볼트씩 변하는 것을 읽어 2×10⁶ 볼트 매 초라는 점을 계산했다. 여기에 RC 2마이크로초를 곱해 ±4볼트를 얻었다. 삼각파의 기울기가 양이면 출력이 음이고 음이면 양이라는 부호도 표에 적었다.
  3. 甲은 출력이 +4볼트와 −4볼트를 오가는 구형파라 피크 대 피크가 8볼트라고 정리했다. 주기는 입력과 같은 10마이크로초라고 적었다. 주기가 입력 삼각파의 한 주기와 같은 10마이크로초라는 점을 눈금으로 확인했다.
  4. 甲은 사인파나 5마이크로초 주기가 나온 보기를 살폈다. 미분기의 출력 파형과 주기에 맞지 않는다는 점을 확인했다. 삼각파를 미분하면 구형파가 된다는 점을 표에 적어 사인파 보기를 지웠다.

  입력이 삼각파일 때 미분기의 출력은 기울기에 비례하는 구형파이며 RC=2 μs, 기울기 ±2×10⁶ V/s에서 V(p-p)=8 V, 주기 10 μs이므로 4번이 옳다.

• 36

  다음 그림은 열평형 상태의 PN접합을 나타낸 것이다. PN접합에 대한 공간전하밀도( ρ ), 전계( ε ), 전위( φ ) 및 에너지( E ) 대역도 중 옳지 않은 것은?

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 3번

  🔍 보기별 해설

  1. 그림 (가)는 P쪽 −x_p에서 0까지 −qN_a, N쪽 0에서 x_n까지 +qN_d인 계단 모양의 공간전하밀도로 열평형 PN 접합의 전하 분포와 같아 이 그림은 옳다.
  2. 그림 (나)는 공간전하영역에서 x=0에서 전계 크기가 최대인 아래로 뾰족한 삼각형이라 전하 분포를 적분한 전계와 같아 이 그림은 옳다.
  3. 그림 (다)는 전위가 P쪽에서 높고 N쪽에서 낮게 내려가는 곡선인데 전계가 −x 방향이면 전위는 N쪽이 P쪽보다 높아야 하므로 이 그림은 옳지 않다(정답).
  4. 그림 (라)는 P쪽의 전도대가 높고 N쪽의 전도대가 낮으며 페르미 준위가 일정한 에너지 대역도로 열평형 PN 접합의 에너지띠와 같아 이 그림은 옳다.

  🧮 풀이

  1. 甲은 그림에서 P쪽은 음전하 층, N쪽은 양전하 층인 공간전하영역을 확인했다. (가)가 이 전하 분포를 계단 모양으로 나타냈다고 적었다. 공간전하영역 밖에서는 전하밀도가 0이라는 점도 그림에서 확인했다.
  2. 甲은 전하밀도를 한 번 적분해 전계를 구하는 과정을 그렸다. x=0에서 전계가 가장 크게 나오는 삼각형이 (나)라는 점을 확인했다. 전계의 방향이 N쪽에서 P쪽이라는 점을 화살표로 함께 적었다.
  3. 甲은 전계를 한 번 더 적분해 전위를 그려 보았다. N쪽이 P쪽보다 높은 곡선이 나와 (다)가 반대 방향이라는 점을 표시했다. 내장 전위 때문에 N쪽이 P쪽보다 높다는 점을 곡선의 방향으로 확인했다.
  4. 甲은 에너지띠 그림에서 P쪽 띠가 위로 올라가 있는 것을 확인했다. 전위가 높은 N쪽에서 전자 에너지가 낮아지므로 (라)가 맞다고 정리했다. 이 그림은 전위 곡선과 위아래가 서로 뒤집힌 관계라는 점도 표시했다.

  그림 (다)의 전위는 P쪽이 높고 N쪽이 낮은 곡선으로 그려져 있어 N쪽이 P쪽보다 높은 전위를 가져야 한다는 내장 전위와 어긋나므로 3번이 옳지 않다.

• 37

  다음은 슈미트 트리거(Schmitt Trigger) 회로와 이 회로의 입력( v_i )에 대한 출력( v_o )의 전달특성을 나타낸 것이다. 출력전압 v_o 의 양의 포화전압을 V_H [V], 음의 포화전압을 V_L [V]이라고 할 때, 전달특성 그래프에서 출력이 V_H [V]에서 V_L [V]로 천이되는 임계전압 V_TH [V]는? (단, 연산 증폭기는 이상적이다)

  1. 1. {R_1 / R_1 + R_2}V_L
  2. 2. {R_2 / R_1 + R_2} V_H
  3. 3. {R_1 / R_1 + R_2}V_H
  4. 4. {R_2 / R_1 + R_2} (V_H + V_L)

  정답 3번

  🔍 보기별 해설

  1. R₁/(R₁+R₂)×V_L은 출력이 V_L일 때의 임계 전압 V_TL이라 V_H에서 V_L로 바뀌는 V_TH와 맞지 않으므로 옳지 않다.
  2. R₂/(R₁+R₂)×V_H는 분압비에서 R₁과 R₂의 자리를 바꾼 값이라 접지 쪽 R₁의 분압 R₁/(R₁+R₂)와 맞지 않으므로 옳지 않다.
  3. 비반전 단자 전압은 출력을 R₂와 R₁으로 분압한 R₁/(R₁+R₂)×V_H이고 v_i가 이 값을 넘는 순간 출력이 V_H에서 V_L로 전이하므로 V_TH가 이 값이 되어 옳다(정답).
  4. R₂/(R₁+R₂)×(V_H+V_L)은 두 포화 전압의 합을 잘못 쓴 식이라 임계 전압 식과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 입력이 반전 단자로 들어가고 출력이 저항으로 비반전 단자에 귀환되는 것을 읽었다. 정귀환이라 히스테리시스가 생긴다고 적었다. 입력이 임계 전압을 넘으면 출력이 뒤집혀 임계 전압도 함께 바뀐다는 점을 적었다.
  2. 甲은 출력이 V_H일 때 비반전 단자 전압이 출력의 R₁/(R₁+R₂)라는 점을 분압으로 계산했다. 입력이 이 값을 넘으면 출력이 뒤집힌다고 정리했다. V_H를 넣은 식이 전달 특성의 오른쪽 임계 전압이라는 점도 함께 적었다.
  3. 甲은 V_L을 곱한 식이 V_TL이라는 점을 그래프에서 확인했다. 그래프의 왼쪽 임계 전압이라 V_TH와 다르다고 표시했다. V_L을 넣으면 임계 전압이 왼쪽 값으로 바뀐다는 점을 그래프에 화살표로 적었다.
  4. 甲은 R₂를 분자로 둔 식과 두 포화 전압을 더한 식을 살폈다. 분압에서 접지 쪽 저항이 분자에 온다는 점을 확인했다. R₁/(R₁+R₂)가 되어야 접지 쪽 저항이 분자에 놓인다는 점을 그림에서 확인했다.

  슈미트 트리거의 비반전 입력 전압은 출력이 V_H일 때 R₁/(R₁+R₂)×V_H이고 입력 v_i가 이 값을 넘으면 출력이 V_L로 바뀌므로 3번이 옳다.

• 38

  다음 연산 증폭기 회로의 전압 이득 V_o/V_i 는? (단, 모든 회로 소자는 이상적이다)

  1. 1. - {R_2 (R_3 + R_4) / R_1 R_3}
  2. 2. - {R_1 (R_3 + R_4) / R_2 R_3}
  3. 3. - {(R_1 + R_2)R_4 / R_2 R_3}
  4. 4. - {(R_1 + R_2)R_4 / R_1 R_3}

  정답 4번

  🔍 보기별 해설

  1. −R₂(R₃+R₄)/(R₁R₃)은 첫 단의 이득을 R₂/R₁로만 쓰고 둘째 단을 (R₃+R₄)/R₃로 쓴 식이라 그림의 연결과 맞지 않으므로 옳지 않다.
  2. −R₁(R₃+R₄)/(R₂R₃)은 첫 단의 저항비를 뒤바꾸고 둘째 단도 비반전으로 본 식이라 그림과 맞지 않으므로 옳지 않다.
  3. −(R₁+R₂)R₄/(R₂R₃)은 둘째 단은 맞지만 첫 단의 이득 (R₁+R₂)/R₁을 (R₁+R₂)/R₂로 잘못 적은 식이라 옳지 않다.
  4. 첫 단 이득 1+R₂/R₁=(R₁+R₂)/R₁과 둘째 단 이득 −R₄/R₃를 곱한 −(R₁+R₂)R₄/(R₁R₃)이 전체 이득이 되어 옳다(정답).

  🧮 풀이

  1. 甲은 그림에서 첫째 연산증폭기의 입력이 플러스 단자에 들어가는 비반전 증폭기라는 점을 읽었다. 이득이 1 더하기 R₂ 나누기 R₁이라고 적었다. 이득 식의 1은 입력을 그대로 전달하는 몫이라는 점도 적었다.
  2. 甲은 둘째 연산증폭기가 저항 R₃를 거쳐 반전 단자에 들어가는 반전 증폭기라는 점을 확인했다. 이득이 −R₄ 나누기 R₃라고 적었다. 이 단의 입력 저항이 R₃라는 점을 그림에 표시했다.
  3. 甲은 두 이득을 곱해 −(R₁+R₂)R₄/(R₁R₃)을 얻었다. 보기 4번과 같다는 점을 확인하고 첫 단과 둘째 단의 이득을 따로 적어 곱하는 과정을 남겼다. 두 이득의 부호를 곱하면 음이 되어 전체가 반전 증폭이라는 점도 확인했다.
  4. 甲은 첫 단의 이득을 R₂로 나누는 보기와 둘째 단을 비반전으로 본 보기를 살폈다. 그림의 증폭기 종류와 맞지 않는다는 점을 표시했다. 각 단의 이득을 따로 적어 곱하는 순서를 지키면 이런 보기를 걸러 낼 수 있다는 점도 적었다.

  첫 단은 비반전 증폭기라 V₁=(1+R₂/R₁)V_i이고 둘째 단은 반전 증폭기라 V_o=−(R₄/R₃)V₁이므로 이득은 −(R₁+R₂)R₄/(R₁R₃)이며 4번이 옳다.

• 39

  다음 연산 증폭기 회로에서 출력전압 V_o [V]는? (단, 모든 회로 소자는 이상적이다)

  1. 1. 6
  2. 2. 12
  3. 3. 15
  4. 4. 18

  정답 1번

  🔍 보기별 해설

  1. 비반전 단자에는 전류가 흐르지 않아 150 Ω에서 전압강하가 없으므로 V₊=13 V이고 반전 단자도 13 V이며 7 V 전원이 출력 쪽에 직렬이라 V_o=13−7=6 V가 되어 옳다(정답).
  2. 12 V는 입력 저항 150 Ω의 전압강하를 반영한 값처럼 잘못 본 것이라 전류가 흐르지 않는 이상적인 연산증폭기의 V_o=6 V와 맞지 않으므로 옳지 않다.
  3. 15 V는 13 V에 7 V를 더하고 다시 일부를 뺀 값이라 전원 극성을 반영해 구한 V_o=6 V와 맞지 않으므로 옳지 않다.
  4. 18 V는 반전 단자 전압에 30 kΩ과 15 kΩ의 분압비를 잘못 적용한 값이라 이 회로에서는 성립하지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 이상적인 연산증폭기라 입력 단자로 전류가 흐르지 않는다는 점을 적었다. 그래서 150옴 저항에 전압강하가 없어 플러스 단자가 13볼트라고 정리했다. 플러스 단자 전압이 그대로 마이너스 단자 전압과 같아진다는 점도 함께 적었다.
  2. 甲은 두 입력 단자가 같은 전압이라 반전 단자도 13볼트라는 점을 표시했다. 7볼트 전원의 극성을 보고 출력 쪽이 그보다 7볼트 낮다고 적었다. 7볼트 전원이 반전 단자와 출력 사이에 들어 있어 전위 차가 7볼트라는 점도 표시했다.
  3. 甲은 30킬로옴에는 전류가 흐르지 않아 전압이 걸리지 않는다는 점을 확인했다. 그래서 출력이 6볼트라는 결과를 얻었다. 출력 전압이 13에서 7을 뺀 6볼트라는 점도 검산으로 적었다.
  4. 甲은 12, 15, 18볼트가 나온 풀이를 살폈다. 극성이나 저항 분압을 잘못 넣은 결과라는 점을 알리고 7볼트 전원의 방향을 그림에 다시 표시했다. 정답 6볼트와의 차이가 크다는 점을 옆에 표시했다.

  비반전 입력이 13 V이면 반전 입력도 13 V이고 30 kΩ에 전류가 흐르지 않아 V_o+7=13이므로 V_o=6 V이며 1번이 옳다.

• 40

  다음 회로에서 제너 다이오드의 역할은? (단, 모든 회로 소자는 이상적이고, 입력전압 V_S 는 제너 항복전압 V_Z 보다 크다)

  1. 1. 부하저항 R_L 에 걸리는 전압을 일정하게 유지시켜 준다.
  2. 2. 부하저항 R_L 의 값을 일정하게 유지시켜 준다.
  3. 3. 순방향의 전압이 인가되면 빛을 발한다.
  4. 4. 회로가 발진할 수 있게 한다.

  정답 1번

  🔍 보기별 해설

  1. 제너 다이오드는 부하 저항 R_L에 걸리는 전압을 제너 전압으로 일정하게 유지시키는 정전압 소자이므로 이 설명이 옳다(정답).
  2. 부하저항 R_L의 값을 일정하게 유지시키는 소자가 아니라 R_L이 변해도 전압을 일정하게 유지하는 소자이므로 이 설명은 옳지 않다.
  3. 순방향 전압이 인가되면 빛을 발하는 것은 발광 다이오드의 성질이므로 제너 다이오드의 역할이 아니어서 옳지 않다.
  4. 회로가 발진할 수 있게 하는 것은 귀환 회로와 이득 조건이므로 이것은 제너 다이오드의 역할이 아니어서 옳지 않다.

  🧮 풀이

  1. 甲은 부하 저항을 바꾸어 가며 제너 다이오드 양단 전압을 재는 실험을 떠올렸다. 입력이 항복 전압보다 크면 부하 전압이 제너 전압에서 일정하다고 적었다. 부하가 커지거나 작아져도 전압이 같은 값에 머문다는 점도 함께 적었다.
  2. 甲은 부하 저항의 값이 일정하다고 적은 보기를 살폈다. 저항 값이 아니라 그 양단의 전압이 일정한 것이라는 점을 짚었다. 부하 저항 자체는 회로에서 바뀌는 값이 아니라 전압만 고정된다는 점도 적었다.
  3. 甲은 순방향에서 빛을 내는 소자가 발광 다이오드라는 점을 소자 표에 적었다. 제너 다이오드와는 다른 소자라는 점을 표시했다. 제너 다이오드는 역방향 항복 영역에서 쓰인다는 점도 함께 표시했다.
  4. 甲은 발진에 필요한 조건이 귀환과 루프 이득이라는 점을 적었다. 제너 다이오드는 발진을 만드는 소자가 아니라고 정리했다. 발진기는 별도의 증폭기와 귀환 회로로 만들어진다는 점도 함께 적었다.

  제너 다이오드는 항복 전압에서 양단 전압을 일정하게 유지하므로 병렬로 이어진 부하 저항 R_L 양단 전압을 일정하게 유지시켜 주는 역할을 하며 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 41

  n 개의 선택 신호를 가진 멀티플렉서의 입력 개수와 m 개의 선택 신호를 가진 디멀티플렉서의 출력 개수는?

  입력 개수 출력 개수

  1. 1. n 2^m
  2. 2. 2^n m
  3. 3. 2^n 2^m
  4. 4. n m

  정답 3번

  🔍 보기별 해설

  1. 입력 n개, 출력 2^m개는 멀티플렉서의 입력 수를 선택 신호 수와 같다고 본 것이라 선택 신호 n개로 고를 수 있는 입력이 2ⁿ개라는 관계와 어긋나므로 옳지 않다.
  2. 입력 2ⁿ개, 출력 m개는 디멀티플렉서의 출력 수를 선택 신호 수와 같다고 본 것이라 선택 신호 m개로 고를 수 있는 출력이 2^m개라는 관계와 어긋나므로 옳지 않다.
  3. 선택 신호가 n개이면 2ⁿ개의 입력 중 하나를 고를 수 있고 디멀티플렉서는 선택 신호 m개로 2^m개의 출력 중 하나에 신호를 보내므로 입력 2ⁿ개, 출력 2^m개가 옳다(정답).
  4. 입력 n개, 출력 m개는 두 소자 모두 선택 신호의 수를 그대로 입출력 개수로 본 것이라 선택 신호로 조합을 고르는 원리와 어긋나므로 옳지 않다.

  🧮 풀이

  1. 甲은 4×1 멀티플렉서의 선택선이 두 개이고 데이터 입력이 네 개라는 점을 그림으로 그렸다. 선택 신호가 n개이면 입력이 2의 n제곱개라고 적었다. 선택선 두 개가 만드는 조합이 00, 01, 10, 11 네 가지라 입력 네 개 중 하나를 고른다는 점도 적었다.
  2. 甲은 1×8 디멀티플렉서의 선택선이 세 개이고 출력이 여덟 개라는 점을 확인했다. 선택 신호가 m개이면 출력이 2의 m제곱개라고 정리했다. 선택선 세 개의 조합이 여덟 가지라 출력 여덟 개 중 하나로 보낸다는 점도 표로 확인했다.
  3. 甲은 입력 개수를 n으로 적은 풀이를 살폈다. 선택 신호는 조합으로 입력을 고르므로 개수가 지수로 늘어난다는 점을 짚었다. 선택 신호가 하나 늘 때마다 입력이 두 배가 된다는 점을 숫자로 적어 보았다.
  4. 甲은 두 소자의 대응 관계를 표로 만들었다. 멀티플렉서는 여러 입력 중 하나를 고르고 디멀티플렉서는 한 입력을 여러 출력 중 하나로 보낸다고 적었다. 두 소자가 서로 정반대로 동작해도 개수 규칙은 같은 꼴이라는 점도 표 아래에 적었다.

  선택 신호가 n개인 멀티플렉서의 입력은 2ⁿ개이고 선택 신호가 m개인 디멀티플렉서의 출력은 2^m개이므로 3번이 옳다.

• 42

  멀티바이브레이터에 대한 설명으로 옳지 않은 것은?

  1. 1. 플립플롭은 쌍안정 멀티바이브레이터이다.
  2. 2. 단안정 멀티바이브레이터는 단일 펄스를 발생시킬 수 있다.
  3. 3. 멀티바이브레이터는 쌍안정, 단안정, 비안정으로 분류된다.
  4. 4. 비안정 멀티바이브레이터는 외부 트리거 펄스 신호에 의해 동작한다.

  정답 4번

  🔍 보기별 해설

  1. 플립플롭은 두 개의 안정 상태를 가지고 트리거 입력에 따라 상태가 바뀌므로 쌍안정 멀티바이브레이터이며 이 설명은 옳다.
  2. 단안정 멀티바이브레이터는 트리거를 받으면 일정한 폭의 펄스를 한 번 내고 원래 상태로 돌아가므로 단일 펄스를 발생시킬 수 있어 이 설명은 옳다.
  3. 멀티바이브레이터는 안정 상태의 수에 따라 안정 상태가 둘인 쌍안정, 하나인 단안정, 없는 비안정으로 분류되므로 이 설명은 옳다.
  4. 비안정 멀티바이브레이터는 안정 상태가 없어 외부 트리거 없이 두 상태를 스스로 오가며 구형파를 만들므로 외부 트리거 펄스로 동작한다는 이 설명은 옳지 않다(정답).

  🧮 풀이

  1. 甲은 플립플롭이 0과 1 두 안정 상태를 유지하는 것을 파형으로 그렸다. 쌍안정 멀티바이브레이터라고 적고 트리거를 주면 상태가 바뀐다는 점도 옆에 적었다. 그래서 플립플롭이 이 유형에 든다는 점을 분류표에 표시했다.
  2. 甲은 단안정 멀티바이브레이터에 트리거를 한 번 주면 일정 시간 뒤 원래로 돌아오는 파형을 그렸다. 단일 펄스가 나온다고 적었다. 이 펄스의 폭이 회로의 시정수로 정해진다는 점도 옆에 적었다.
  3. 甲은 세 가지 멀티바이브레이터의 안정 상태 수를 표로 정리했다. 쌍안정은 둘, 단안정은 하나, 비안정은 없다고 적었다. 안정 상태의 수가 이름의 앞글자를 정한다는 점도 옆에 적었다.
  4. 甲은 비안정 멀티바이브레이터가 전원만 켜면 계속 구형파를 내는 것을 확인했다. 외부 트리거가 필요 없다는 점을 표시하고 진술을 틀렸다고 적었다. 출력이 두 상태를 스스로 오간다는 점을 파형의 반복 주기로 확인했다.

  비안정 멀티바이브레이터는 외부 트리거 없이 스스로 발진하므로 외부 트리거 펄스로 동작한다는 4번이 옳지 않다.

• 43

  부하전압변동률이 10 [%]인 전원공급기의 전부하(full-load) 전압이 100 [V]일 때 이 전원공급기의 무부하(no-load) 전압[V]은?

  1. 1. 90
  2. 2. 100
  3. 3. 110
  4. 4. 120

  정답 3번

  🔍 보기별 해설

  1. 90 V는 전부하 전압보다 낮은 값이라 무부하 전압이 전부하 전압보다 높다는 전원 공급기의 특성과 맞지 않으므로 옳지 않다.
  2. 100 V는 전부하 전압과 같은 값이라 전압 변동률이 0 %가 되어 문제에서 준 변동률 10 %와 맞지 않으므로 옳지 않다.
  3. 변동률 10 %는 (V_NL−100)/100=0.1이므로 무부하 전압 V_NL이 110 V가 되어 전원 공급기의 무부하 전압으로 옳다(정답).
  4. 120 V는 변동률이 (120−100)/100=20 %일 때의 무부하 전압이라 문제에서 준 변동률 10 %와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 전원 공급기가 부하가 걸리면 전압이 조금 내려가는 성질을 그래프로 그렸다. 무부하 전압이 전부하 전압보다 높다는 점을 적었다. 전부하에서 전압이 낮아지므로 변동률이 양수로 나온다는 점도 함께 적었다.
  2. 甲은 전부하 전압이 100볼트이고 변동률이 10퍼센트라는 조건을 식에 넣었다. 무부하 전압에서 100을 뺀 값을 100으로 나눈 것이 0.1이라 110볼트라고 구했다. 110볼트에서 100을 뺀 10을 100으로 나눈 값이 0.1이라는 검산도 적었다.
  3. 甲은 90볼트와 100볼트가 나온 풀이를 살폈다. 각각 변동률이 음수이거나 0이 되는 값이라 조건과 맞지 않는다는 점을 짚었다. 90볼트는 변동률이 −10퍼센트, 100볼트는 0퍼센트가 된다는 점을 계산했다.
  4. 甲은 120볼트가 나온 풀이를 살폈다. 변동률을 20퍼센트로 잘못 넣은 결과라는 점을 알리고 변동률 식에 110을 넣어 10퍼센트가 나오는지 검산하게 했다. 120볼트를 넣으면 변동률이 20퍼센트라 조건과 맞지 않는다는 점도 옆에 적었다.

  전압 변동률은 무부하 전압과 전부하 전압의 차를 전부하 전압으로 나눈 값이므로 10 %에 전부하 100 V이면 무부하 전압은 110 V이며 3번이 옳다.

• 44

  JFET에 대한 설명으로 옳은 것은?

  1. 1. 드레인 전류 I_D 는 게이트와 소스 사이의 전압 V_GS 의 영향을 받지 않는다.
  2. 2. JFET의 채널 양 끝은 드레인과 소스이다.
  3. 3. 핀치－오프 전압에서의 드레인 전류 I_D 는 0이다.
  4. 4. n채널 JFET의 n형 영역은 게이트와 연결되어 있다.

  정답 2번

  🔍 보기별 해설

  1. JFET의 드레인 전류는 게이트와 소스 사이 전압이 채널 폭을 바꾸어 조절하므로 V_GS의 영향을 받지 않는다는 이 설명은 옳지 않다.
  2. JFET는 채널의 한쪽 끝이 소스이고 다른 쪽 끝이 드레인이므로 채널 양 끝이 드레인과 소스라는 이 설명이 옳다(정답).
  3. 핀치오프는 채널이 좁아져 전류가 포화되는 지점이라 핀치오프 전압에서도 드레인 전류가 0이 아니라 포화 전류가 흐르므로 이 설명은 옳지 않다.
  4. n채널 JFET의 n형 영역은 채널이고 게이트는 이와 반대인 p형 영역이므로 n형 영역이 게이트와 연결되어 있다는 이 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 JFET 구조를 그려 소스와 드레인이 채널의 양 끝에 붙어 있는 것을 확인했다. 게이트는 채널 옆의 반대 형 영역이라고 적었다. 게이트-채널 접합이 역방향으로 바이어스되어 입력 저항이 크다는 점도 함께 적었다.
  2. 甲은 게이트 전압을 바꾸며 드레인 전류를 재는 곡선을 상상했다. 게이트-소스 전압이 커질수록 전류가 줄어드는 것을 보고 영향을 받는다고 정리했다. 이 곡선의 드레인 전류가 게이트 전압으로 조절되는 전압 제어 소자의 특징이라는 점도 적었다.
  3. 甲은 핀치오프 전압 이상에서 전류가 일정한 값으로 포화되는 그래프를 그렸다. 전류가 0이 되는 것은 아니라는 점을 표시했다. 포화 영역에서 전류가 거의 일정하다는 점이 증폭기 동작의 바탕이라는 점도 적었다.
  4. 甲은 n채널 JFET에서 게이트가 p형이라는 점을 그림에 적었다. n형 영역은 채널이라 게이트와 반대라는 점을 확인했다. p형 게이트와 n형 채널 사이의 접합이 공핍층을 만든다는 점도 옆에 적었다.

  JFET의 채널 양 끝은 드레인과 소스이므로 2번이 옳다.

• 45

  TCP/IP 프로토콜을 구성하는 계층이 아닌 것은?

  1. 1. 응용(application) 계층
  2. 2. 네트워크(network) 계층
  3. 3. 전송(transport) 계층
  4. 4. 세션(session) 계층

  정답 4번

  🔍 보기별 해설

  1. 응용 계층은 TCP/IP의 최상위 계층으로 사용자가 쓰는 응용 프로토콜이 위치하므로 TCP/IP를 구성하는 계층이라 이 보기는 해당하지 않는다.
  2. 네트워크 계층은 TCP/IP에서 인터넷 계층으로 불리며 IP가 경로 설정을 맡으므로 TCP/IP를 구성하는 계층이라 이 보기는 해당하지 않는다.
  3. 전송 계층은 TCP와 UDP가 종단 간의 통신을 맡는 TCP/IP의 계층이므로 TCP/IP를 구성하는 계층이라 이 보기는 해당하지 않는다.
  4. 세션 계층은 OSI 7계층에만 있고 TCP/IP에는 독립된 세션 계층이 없으므로 TCP/IP를 구성하는 계층이 아닌 것에 해당한다(정답).

  🧮 풀이

  1. 甲은 TCP/IP의 네 계층을 아래에서부터 접속, 인터넷, 전송, 응용으로 적었다. 응용 계층에 사용자 프로토콜이 위치한다는 점도 표시했다. 각 계층이 바로 위 계층에 서비스를 제공한다는 점도 함께 적었다.
  2. 甲은 OSI의 네트워크 계층이 TCP/IP의 인터넷 계층에 해당한다는 대응표를 만들었다. IP가 경로를 정한다고 적었다. OSI의 데이터링크와 물리 계층이 TCP/IP의 네트워크 접속 계층에 묶인다는 점도 표에 적었다.
  3. 甲은 TCP와 UDP가 전송 계층에서 종단 간 통신을 맡는다는 점을 확인했다. 포트 번호로 프로세스를 구분한다는 점도 표에 함께 적어 두었다. TCP는 연결과 순서를, UDP는 빠른 전달을 맡는다는 차이도 옆에 적었다.
  4. 甲은 OSI 7계층과 TCP/IP 4계층을 나란히 놓았다. 세션 계층은 OSI에만 있다는 점을 확인하고 그 보기를 정답으로 표시했다. OSI에서 세션과 표현 계층의 역할은 TCP/IP에서 응용 계층이 함께 맡는다는 점도 표에 적었다.

  TCP/IP는 네트워크 접속, 인터넷, 전송, 응용의 네 계층으로 이루어져 세션 계층은 OSI 모형에만 있으므로 4번이 옳다.

• 46

  세 개의 이진 변수 A, B, C 를 가지는 논리 함수 F 와 G 가 F (A, B, C) ＝ Σm(1, 3, 6) , G (A, B, C) ＝ Σm(1, 2, 4, 6) 일 때 F + G 와 F ㆍG 의 최소항(minterm) 전개는?

  F + G F ㆍG

  1. 1. Σm(1, 2, 3, 4, 5, 6) Σm(1)
  2. 2. Σm(1, 2, 4, 8) Σm(2, 4, 16)
  3. 3. Σm(2, 4, 8, 16) Σm(24, 36)
  4. 4. Σm(1, 2, 3, 4, 6) Σm(1, 6)

  정답 4번

  🔍 보기별 해설

  1. F+G를 1부터 6까지 모두로 본 것은 최소항 5가 F에도 G에도 없다는 점과 어긋나고 F·G를 m(1)만으로 본 것도 m(6)이 두 함수에 모두 있다는 점과 어긋나 옳지 않다.
  2. 최소항 번호를 2진 자릿수나 다른 값으로 바꾼 (1, 2, 4, 8)과 (2, 4, 16)은 3변수 함수에서 번호가 0부터 7 사이여야 한다는 사실과 어긋나므로 옳지 않다.
  3. (2, 4, 8, 16)과 (24, 36)은 3변수 함수의 최소항 번호가 0부터 7까지라는 범위를 벗어난 값이라 옳지 않다.
  4. F와 G의 최소항을 합치면 1, 2, 3, 4, 6이고 두 함수에 모두 있는 최소항은 1과 6이므로 F+G=Σm(1,2,3,4,6), F·G=Σm(1,6)이 되어 옳다(정답).

  🧮 풀이

  1. 甲은 F의 최소항 1, 3, 6과 G의 최소항 1, 2, 4, 6을 표에 나란히 적었다. 합쳐서 중복 없이 세면 1, 2, 3, 4, 6이라는 점을 얻었다. F+G에 들어가는 번호가 다섯 개라는 점을 세어 다시 확인했다.
  2. 甲은 두 함수에 함께 들어 있는 최소항을 찾았다. 1과 6이 양쪽에 있어 곱은 m(1, 6)이라고 적고 벤 그림에서 겹치는 부분에 두 번호를 써 넣었다. 겹치는 번호가 둘이라 곱의 항 수가 둘이라는 점도 확인했다.
  3. 甲은 최소항 번호가 8, 16, 24, 36처럼 큰 보기를 살폈다. 변수가 세 개라 번호가 0부터 7까지라는 점을 짚었다. 세 변수의 최소항은 여덟 개뿐이라는 점을 2의 3제곱으로 적었다.
  4. 甲은 1부터 6까지 모두 쓴 보기를 살폈다. 5가 F에도 G에도 없다는 점을 확인하고 합집합에서 5를 빼야 한다고 표시했다. F에는 1, 3, 6만 G에는 1, 2, 4, 6만 들어 있어 5가 어디에도 없다는 점을 다시 세었다.

  F=Σm(1,3,6), G=Σm(1,2,4,6)이므로 합집합 F+G=Σm(1,2,3,4,6), 교집합 F·G=Σm(1,6)이며 4번이 옳다.

• 47

  슈미트 트리거 회로의 응용 분야가 아닌 것은?

  1. 1. D/A 변환
  2. 2. 구형파 발생
  3. 3. 전압 비교
  4. 4. 잡음 제거

  정답 1번

  🔍 보기별 해설

  1. D/A 변환은 디지털 값을 아날로그 전압으로 바꾸는 일인데 슈미트 트리거는 두 값만 출력하므로 응용 분야가 아닌 것에 해당한다(정답).
  2. 슈미트 트리거는 입력이 임계 전압을 넘을 때마다 출력이 뒤집혀 사인파를 구형파로 바꾸므로 구형파 발생은 응용 분야라 이 보기는 해당하지 않는다.
  3. 슈미트 트리거는 입력 전압이 기준이 되는 임계 전압보다 큰지 작은지를 판별하므로 전압 비교는 응용 분야라 이 보기는 해당하지 않는다.
  4. 슈미트 트리거는 히스테리시스 폭보다 작은 잡음에는 출력이 흔들리지 않으므로 잡음 제거는 응용 분야라 이 보기는 해당하지 않는다.

  🧮 풀이

  1. 甲은 슈미트 트리거의 전달 특성을 그려 두 개의 임계 전압을 표시했다. 출력이 높음과 낮음 두 값밖에 없다는 점을 적었다. 이 두 임계 전압 사이에서는 출력이 이전 값을 유지한다는 점도 적었다.
  2. 甲은 사인파를 슈미트 트리거에 넣으면 구형파가 나오는 파형을 그렸다. 구형파 발생 회로에 쓴다고 정리하고 임계 전압 두 개를 그래프에 함께 표시했다. 입력이 임계 전압 근처에서 흔들려도 출력이 한 번만 바뀐다는 점도 파형에 표시했다.
  3. 甲은 입력이 기준을 넘는지 판별하는 회로라는 점에서 전압 비교기로 쓴다고 적었다. 히스테리시스가 있어 기준 근처에서 출력이 떨리지 않는다는 점도 덧붙였다. 이 성질이 잡음이 있는 신호를 판별하는 데 유리하다는 점도 옆에 적었다.
  4. 甲은 잡음이 섞인 신호를 넣어도 출력이 흔들리지 않는 파형을 그렸다. D/A 변환은 여러 단계의 전압을 만들어야 해서 두 값만 내는 이 회로로는 할 수 없다고 정리했다. 출력이 두 값뿐이면 여러 단계의 계단 전압을 만들 수 없다는 점도 옆에 다시 적었다.

  슈미트 트리거는 출력이 두 값뿐이라 여러 단계의 전압을 만드는 D/A 변환에는 쓰이지 않으므로 응용 분야가 아닌 것은 1번이다.

• 48

  다음 선형 병렬 전압 조정기(shunt regulator)의 R_1 에서 소모되는 최대 전력[W]은? (단, 입력의 범위는 0 ≤ V(i n) ≤ 10 [V]이며, 모든 회로 소자는 이상적이다)

  1. 1. 5
  2. 2. 10
  3. 3. 50
  4. 4. 100

  정답 2번

  🔍 보기별 해설

  1. 5 W는 R₁ 양단 전압을 약 7.07 V로 본 값이라 입력 최댓값 10 V에서 나오는 최대 전력 10 W와 맞지 않으므로 옳지 않다.
  2. R₁ 양단 전압이 입력 최댓값 10 V일 때 전력이 최대가 되고 P=V²/R=100÷10=10 W가 되어 옳다(정답).
  3. 50 W는 R₁ 양단 전압을 약 22.4 V로 본 값이라 입력이 최대 10 V를 넘을 수 없다는 조건과 맞지 않으므로 옳지 않다.
  4. 100 W는 R₁ 저항 10 Ω을 무시하고 전압 10 V의 제곱만 취한 값이라 P=V²/R와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 병렬 전압 조정기 그림에서 R₁이 입력과 출력 사이의 직렬 저항이고 션트 트랜지스터가 출력을 조절하는 것을 읽었다. 입력의 범위가 0에서 10볼트라는 조건을 적었다. 션트 트랜지스터가 남는 전류를 접지로 흘려 출력 전압을 일정하게 맞춘다는 점도 함께 적었다.
  2. 甲은 저항의 전력이 양단 전압의 제곱을 저항으로 나눈 값이라는 점에서 양단 전압이 클수록 전력이 커진다고 정리했다. 입력 10볼트일 때의 값을 계산해 10와트를 얻었다. 그래서 R₁ 전압이 가장 커지는 순간이 입력 최댓값 10볼트라는 점도 옆에 적었다.
  3. 甲은 5와트나 50와트가 나온 풀이를 살폈다. 전압을 7볼트나 22볼트로 잘못 잡은 결과라 입력 범위를 넘는다는 점을 짚었다. 5와트는 약 7볼트, 50와트는 약 22볼트가 걸린 경우에 해당해 입력 범위 10볼트를 넘는다는 점을 계산했다.
  4. 甲은 100와트가 나온 풀이를 살폈다. 전압의 제곱을 저항으로 나누지 않고 그대로 쓴 결과라는 점을 알리고 저항 10옴으로 나누는 단계를 표시했다. 10의 제곱인 100을 저항으로 나누지 않으면 단위가 와트가 되지 않는다는 점도 옆에 적었다.

  R₁ 양단에 걸릴 수 있는 전압의 최댓값은 입력 전압의 최댓값 10 V이므로 최대 전력은 (10 V)²÷10 Ω=10 W이며 2번이 옳다.

• 49

  트랜지스터 증폭기 회로에 대한 설명으로 옳지 않은 것은?

  1. 1. 공통 컬렉터 회로의 입력 신호와 출력 신호는 동일한 위상을 가진다.
  2. 2. 공통 베이스 회로의 입력 신호와 출력 신호는 180 °의 위상차를 가진다.
  3. 3. 공통 이미터 회로의 입력 신호와 출력 신호는 180 °의 위상차를 가진다.
  4. 4. 증폭기로 동작하기 위해서는 베이스－이미터 접합은 순방향 바이어스, 베이스－컬렉터 접합은 역방향 바이어스가 걸려야 한다.

  정답 2번

  🔍 보기별 해설

  1. 공통 컬렉터는 이미터 팔로워로 출력이 입력을 그대로 따라가므로 입력과 출력이 동일한 위상을 가진다는 이 설명은 옳다.
  2. 공통 베이스는 이미터에 입력을 넣고 컬렉터에서 출력을 얻는데 입력이 오르면 컬렉터 전류도 늘어 출력이 입력과 같은 위상이므로 180도 위상차라는 이 설명은 옳지 않다(정답).
  3. 공통 이미터는 입력이 오르면 컬렉터 전류가 늘어 컬렉터 전압이 내려가므로 입력과 출력의 위상이 180도 다르다는 이 설명은 옳다.
  4. 증폭기로 동작하려면 활성영역이어야 하므로 베이스-이미터 접합은 순방향, 베이스-컬렉터 접합은 역방향이어야 한다는 이 설명은 옳다.

  🧮 풀이

  1. 甲은 공통 컬렉터 회로에서 출력이 이미터 전압이라 입력을 따라 움직이는 것을 그림으로 확인했다. 위상이 같다고 적었다. 공통 컬렉터는 전압이득이 1에 가까워 입력을 그대로 따라간다는 점도 함께 적었다.
  2. 甲은 공통 베이스에서 입력이 오르면 이미터 전류가 늘어 컬렉터 전류도 늘어난다는 점을 적었다. 그래서 위상이 같다고 정리하고 180도라는 진술을 틀렸다고 표시했다. 입력이 이미터 전류를 늘리는 방향으로 움직이면 컬렉터 전압도 같은 방향이라는 점을 파형으로 그렸다.
  3. 甲은 공통 이미터에서 컬렉터 전압이 입력과 반대로 움직이는 파형을 그렸다. 위상이 180도 다르다고 적고 공통 베이스의 파형과 나란히 놓아 비교했다. 공통 이미터에서만 컬렉터 전류 증가가 컬렉터 전압 하락으로 나타난다는 점도 적었다.
  4. 甲은 활성영역의 두 접합 바이어스를 표로 정리했다. 순방향과 역방향의 조합이 증폭의 조건이라는 점을 확인했다. 이 조합에서 베이스-컬렉터 접합이 역방향이라는 점이 활성영역의 표지라는 점도 적었다.

  공통 베이스 회로는 입력과 출력의 위상이 같은 동위상이므로 180도의 위상차를 가진다는 2번이 옳지 않다.

• 50

  다음 회로에서 부하 저항 R_L 에 최대 전력이 전달되기 위해 필요한 R_L [Ω]의 값과 전달되는 최대 전력 P_L [W]은?

  R_L P_L

  1. 1. 4 9
  2. 2. 4 18
  3. 3. 6 9
  4. 4. 6 18

  정답 1번

  🔍 보기별 해설

  1. R_L=4 Ω일 때 최대 전력 V²/4R=144/16=9 W이므로 R_L=4 Ω과 P_L=9 W의 조합이 옳다(정답).
  2. R_L=4 Ω은 맞지만 최대 전력 18 W는 테브난 전압의 제곱을 저항으로 나눈 36 W의 절반이라 최대 전력 공식 V²/4R과 맞지 않으므로 옳지 않다.
  3. R_L=6 Ω은 직렬 저항 6 Ω을 그대로 부하로 본 값이라 테브난 저항 4 Ω과 맞지 않고 그 전력 9 W도 이 조건에서는 얻어지지 않으므로 옳지 않다.
  4. R_L=6 Ω과 18 W는 테브난 저항 4 Ω과 최대 전력 9 W가 모두 어긋난 조합이라 최대 전력 전달 조건과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 부하 저항을 떼어 낸 양단의 개방 전압을 분압으로 구해 12볼트라고 적었다. 전원을 죽이고 본 저항이 6옴과 12옴의 병렬 4옴이라는 점도 계산했다. 부하를 떼어 낸 단자에서 본 전압과 저항이 테브난 등가라는 점도 옆에 적었다.
  2. 甲은 최대 전력 조건이 부하가 테브난 저항과 같을 때라는 점에서 R_L을 4옴이라고 정했다. 전력은 144를 16으로 나눈 9와트라고 얻었다. 최대 전력은 테브난 전압 12의 제곱을 4×4로 나눈 값이라는 점도 함께 적었다.
  3. 甲은 18와트가 나온 풀이를 살폈다. 최대 전력 공식의 분모에 4를 곱하는 것을 놓친 결과라는 점을 짚고 144를 16으로 나누는 식을 다시 적었다. 4를 곱하지 않은 식 144/8은 18이 된다는 점을 계산으로 확인했다.
  4. 甲은 R_L을 6옴으로 놓은 보기를 살폈다. 직렬 저항을 부하로 착각한 것이라는 점을 알리고 6옴과 12옴의 병렬 4옴이 테브난 저항이라고 다시 적었다. 부하에서 본 저항이므로 전원을 죽이고 병렬로 합성해야 한다는 점도 표시했다.

  부하에서 본 테브난 전압은 18×12/18=12 V, 저항은 6∥12=4 Ω이므로 R_L=4 Ω이고 최대 전력은 12²÷(4×4)=9 W이며 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 51

  다음 회로에서 I (t) = 5 cos(100 t) [A]일 때, V (t) [V]는?

  1. 1. 5 √(2) cos(100 t + 45°)
  2. 2. 5 √(2) cos(100 t-45°)
  3. 3. 10 √(2) cos(100 t + 45°)
  4. 4. 10 √(2) cos(100 t-45°)

  정답 1번

  🔍 보기별 해설

  1. 전류가 5cos(100t)이고 임피던스가 √2∠45°이므로 전압은 크기 5√2, 위상 +45°가 되어 5√2 cos(100t+45°)가 옳다(정답).
  2. 5√2 cos(100t−45°)는 순리액턴스가 용량성일 때의 위상인데 이 회로는 X_L=2 Ω이 X_C=1 Ω보다 커서 유도성이므로 위상이 +45°여야 해 옳지 않다.
  3. 10√2 cos(100t+45°)는 위상은 맞지만 크기를 두 배로 본 값이라 5×√2와 맞지 않으므로 전압으로 옳지 않다.
  4. 10√2 cos(100t−45°)는 크기를 두 배로 보고 위상도 반대로 본 값이라 5√2 cos(100t+45°)와 모두 어긋나 옳지 않다.

  🧮 풀이

  1. 甲은 각주파수 100에서 인덕터의 리액턴스 2옴과 커패시터의 리액턴스 1옴을 구했다. 두 값을 빼 순리액턴스가 1옴이라는 점을 적었다. 인덕터 리액턴스는 ωL이고 커패시터 리액턴스는 1/ωC라는 식도 함께 적었다.
  2. 甲은 임피던스 1 더하기 j1의 크기가 √2이고 각이 45도라는 점을 계산했다. 전류 크기 5에 곱해 전압이 5√2라고 적었다. 임피던스 각 45도는 인덕터가 우세해 전압이 전류보다 앞선다는 뜻이라는 점도 덧붙였다.
  3. 甲은 위상이 −45도인 보기를 살폈다. 유도성 회로에서는 전압이 전류보다 앞서므로 +45도가 맞다는 점을 짚었다. 리액턴스가 유도성이라 각이 양수가 된다는 점도 옆에 적었다.
  4. 甲은 크기가 10√2인 보기를 살폈다. 전류 5에 임피던스 크기 √2를 곱해야 하는데 5를 두 번 곱한 결과라는 점을 알렸다. 10√2는 정답 5√2의 두 배라는 점도 옆에 적었다.

  전류가 5cos(100t)이고 임피던스가 √2∠45°이므로 전압은 크기 5√2, 위상 +45°인 5√2 cos(100t+45°)이며 1번이 옳다.

• 52

  pn 접합의 바이어스에 대한 설명으로 옳지 않은 것은?

  1. 1. 역방향 바이어스가 계속 증가하면 항복 전압에 도달한다.
  2. 2. 순방향 바이어스가 인가되면 전류는 p에서 n 방향으로 흐를 수 있다.
  3. 3. 역방향 바이어스가 인가되면 pn 접합의 공핍영역은 줄어든다.
  4. 4. 순방향 바이어스는 p쪽 전극에 양(＋)의 전압, n쪽 전극에 음(－)의 전압을 인가한 상태이다.

  정답 3번

  🔍 보기별 해설

  1. 역방향 바이어스를 계속 키우면 어느 전압에서 갑자기 큰 역전류가 흐르는 항복 전압에 이르므로 이 설명은 옳다.
  2. 순방향 바이어스가 인가되면 정공과 전자가 접합을 넘어 움직여 전류가 p에서 n 방향으로 흐를 수 있으므로 이 설명은 옳다.
  3. 역방향 바이어스는 공핍영역의 전위장벽을 높여 공핍영역이 넓어지게 하므로 줄어든다는 이 설명은 옳지 않다(정답).
  4. 순방향 바이어스는 p쪽 전극에 양의 전압을 인가하고 n쪽 전극에 음의 전압을 인가한 상태이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 역방향 전압을 올리는 실험을 상상했다. 전압이 항복 전압에 이르면 큰 전류가 갑자기 흐르는 곡선을 그렸다. 항복 전압 근처에서 전류가 급증하는 것은 역방향 바이어스 영역의 현상이라는 점도 옆에 적었다.
  2. 甲은 순방향에서 전류가 p에서 n으로 흐르는 그림을 그렸다. 캐리어가 접합을 넘어 움직이는 방향도 표시하고 전지의 극성과 함께 적어 두었다. 순방향에서는 공핍영역이 좁아져 확산 전류가 흐른다는 점도 함께 적었다.
  3. 甲은 역방향에서 공핍영역이 넓어지는 그림을 그렸다. 줄어든다는 진술이 순방향의 성질이라 틀렸다고 표시하고 두 바이어스의 그림을 나란히 놓았다. 역방향 바이어스가 커질수록 공핍영역 폭이 더 넓어진다는 점도 그림에 적었다.
  4. 甲은 순방향 바이어스의 극성을 표로 적었다. p쪽이 양이고 n쪽이 음이라는 점을 확인하고 역방향의 극성을 반대 칸에 적어 넣었다. 순방향은 p쪽이 n쪽보다 높은 전압이라는 점을 그림 옆에 굵게 적었다.

  역방향 바이어스가 인가되면 공핍영역은 넓어지므로 줄어든다는 3번이 옳지 않다.

• 53

  다음 BJT 증폭기 회로의 전압이득 V_out / V_i n 은? (단, 직류 전류이득 β_DC ＝ 250, 교류 이미터 저항 r '_e ＝ 20 [Ω], C ＝ ∞ , 다이오드의 순방향 전압은 0.7 [V]이다)

  1. 1. 100
  2. 2. 150
  3. 3. 250
  4. 4. 300

  정답 3번

  🔍 보기별 해설

  1. 100은 컬렉터 저항과 부하의 병렬 5 kΩ 대신 다른 값을 쓴 값이라 (5 kΩ)÷(20 Ω)=250과 맞지 않으므로 옳지 않다.
  2. 150은 이득을 컬렉터 저항 대 이미터 저항의 조합으로 어림한 값이라 병렬 저항 5 kΩ을 r'e 20 Ω으로 나눈 250과 맞지 않으므로 옳지 않다.
  3. 베이스가 교류 접지이고 입력이 이미터로 들어가는 공통 베이스라 이득이 (R_C∥R_L)/r'e=(10 kΩ∥10 kΩ)/20 Ω=250이 되어 옳다(정답).
  4. 300은 R_C만 20 Ω으로 나눈 값에 가까워 R_L을 병렬로 넣지 않은 값이라 실제 이득 250과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 베이스가 커패시터로 접지되고 입력이 이미터로 들어가는 것을 읽었다. 공통 베이스 증폭기라고 적었다. 공통 베이스 증폭기는 입력 저항이 작고 전압이득이 큰 구성이라는 점도 함께 적었다.
  2. 甲은 컬렉터 저항 10킬로옴과 부하 10킬로옴의 병렬이 5킬로옴이라는 점을 계산했다. 교류 이미터 저항 20옴으로 나누어 250이 나온다고 정리했다. 교류 이미터 저항 20옴은 r'e 값이며 5킬로옴을 20옴으로 나누면 250이라는 검산도 적었다.
  3. 甲은 이득을 300으로 적은 풀이를 살폈다. 부하를 병렬로 넣지 않고 컬렉터 저항만 쓴 결과라는 점을 짚었다. 병렬 합성을 빼고 계산하면 5킬로옴이 아니라 10킬로옴이 분자가 되어 값이 달라진다는 점도 표시했다.
  4. 甲은 100과 150이 나온 풀이를 살폈다. 병렬 저항 5킬로옴을 잘못 잡은 값이라 250과 어긋난다는 점을 알렸다. 5킬로옴을 20옴으로 나누는 계산이 250이라는 점을 옆에 다시 적었다.

  공통 베이스 증폭기의 전압이득은 (R_C∥R_L)/r'e=5 kΩ÷20 Ω=250이므로 3번이 옳다.

• 54

  다음 연산증폭기 회로의 대역폭(bandwidth)[kHz]은? (단, 단위이득(unity-gain) 대역폭은 3 [MHz], 롤－오프(roll-off)는 －20 [dB/dec]이다)

  1. 1. 0.3
  2. 2. 3
  3. 3. 30
  4. 4. 300

  정답 3번

  🔍 보기별 해설

  1. 0.3 kHz는 단위이득 대역폭 3 MHz를 이득의 만 배로 나눈 값이라 폐루프 이득 100에서 나오는 30 kHz와 맞지 않으므로 옳지 않다.
  2. 3 kHz는 단위이득 대역폭을 이득의 천 배로 나눈 값이라 폐루프 이득 100에서 나오는 30 kHz와 맞지 않으므로 옳지 않다.
  3. 이득 1+R_f/R_i=100이고 대역폭은 단위이득 대역폭 3 MHz를 이득 100으로 나눈 30 kHz가 되어 옳다(정답).
  4. 300 kHz는 단위이득 대역폭을 이득 10으로 나눈 값이라 폐루프 이득 100에서 나오는 30 kHz와 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 R_f 99킬로옴과 R_i 1킬로옴으로 비반전 증폭기를 이룬 것을 읽었다. 이득이 100이라고 계산했다. R_f와 R_i가 이루는 분압이 이득 1+R_f/R_i라는 점도 옆에 적었다.
  2. 甲은 이득과 대역폭의 곱이 일정하다는 점을 적었다. 3메가헤르츠를 100으로 나누어 30킬로헤르츠를 얻고 이득이 커질수록 대역폭이 줄어든다고 정리했다. 이득 100일 때 대역폭이 단위이득 대역폭의 100분의 1이라는 점도 함께 적었다.
  3. 甲은 0.3이나 3이 나온 풀이를 살폈다. 이득을 1,000이나 10,000으로 잘못 잡은 결과라는 점을 짚었다. 이득이 1,000이면 3킬로헤르츠, 10,000이면 0.3킬로헤르츠가 나온다는 점을 계산했다.
  4. 甲은 300이 나온 풀이를 살폈다. 이득을 10으로 착각한 것이라는 점을 알리고 1 더하기 99 나누기 1로 이득 100을 다시 구하게 했다. 이득 10이면 대역폭이 300킬로헤르츠가 된다는 점을 계산으로 확인했다.

  비반전 증폭기의 이득은 1+99÷1=100이고 이득-대역폭 곱이 3 MHz로 일정하므로 대역폭은 3 MHz÷100=30 kHz이며 3번이 옳다.

• 55

  귀환(feedback)이 없는 연산증폭기의 비반전 입력 단자는 접지되어 있고 반전 입력 단자의 전압은 5 [mV]일 때, 연산증폭기의 출력 전압[V]은? (단, 연산증폭기의 개방 루프 이득은 3 × 10^4 , 최대 출력 전압은 10 [V], 최소 출력 전압은 -10 [V]이다)

  1. 1. －5
  2. 2. －10
  3. 3. －15
  4. 4. －50

  정답 2번

  🔍 보기별 해설

  1. −5 V는 출력이 포화 전압에 닿지 않는다고 본 값이라 이득 3×10⁴에서 나오는 −150 V보다 훨씬 작은 −10 V 포화 조건과 맞지 않으므로 옳지 않다.
  2. 귀환이 없어 출력이 −3×10⁴×5 mV=−150 V가 되려 하지만 최소 출력 전압이 −10 V라 −10 V에서 포화되므로 옳다(정답).
  3. −15 V는 개방 루프 이득으로 계산한 값을 포화 전압 범위를 반영하지 않고 어림한 것이라 최소 출력 −10 V를 넘어 옳지 않다.
  4. −50 V는 이득으로 계산한 값을 그대로 적은 것이 아니라 어림한 것이라 최소 출력 전압 −10 V를 넘어 옳지 않다.

  🧮 풀이

  1. 甲은 비반전 입력이 접지이고 반전 입력이 5밀리볼트라는 점에서 입력 차가 −5밀리볼트라고 적었다. 개방 루프 이득 3만을 곱하면 −150볼트가 나온다고 계산했다. 개방 루프 이득이 매우 커서 작은 입력 차도 출력을 크게 만든다는 점도 적었다.
  2. 甲은 연산증폭기의 출력이 전원 전압에 묶여 최소 −10볼트까지만 내려간다는 점을 확인했다. 그래서 −10볼트에 포화된다고 정리했다. 포화되면 입력을 더 키워도 출력이 −10볼트에서 더 내려가지 않는다는 점도 옆에 적었다.
  3. 甲은 −5볼트가 나온 풀이를 살폈다. 포화 전압에 닿을 만큼 이득이 크다는 점을 놓친 결과라는 점을 짚고 −150볼트가 나오려 하는 계산을 다시 적었다. −5볼트는 이득이 1,000일 때의 값이라 이 회로의 개방 루프 이득과 다르다는 점도 표시했다.
  4. 甲은 −15볼트와 −50볼트가 나온 풀이를 살폈다. 포화 전압 범위를 넘는 값이라 출력이 될 수 없다는 점을 알렸다. 이 두 값은 포화 전압 −10볼트보다 더 낮은 값이라는 점을 그림에 표시했다.

  개방 루프 이득이 3×10⁴이므로 반전 입력 5 mV에서 이론상 출력은 −150 V이지만 최소 출력 전압이 −10 V라 −10 V에 포화되어 2번이 옳다.

• 56

  다음 회로에서 V_C ( t )＝ 6.32 [V]가 될 때, 시간 t [s]는? (단, V_C (0)＝ 0 [V], e^(-1) ＝ 0.368이다)

  1. 1. 0.2
  2. 2. 2
  3. 3. 20
  4. 4. 200

  정답 2번

  🔍 보기별 해설

  1. 0.2 s는 시정수를 0.2 s로 잘못 본 값이라 R=100 kΩ, C=20 μF에서 나오는 τ=2 s와 맞지 않으므로 옳지 않다.
  2. V_C=10(1−e^{−t/τ})=6.32 V에서 e^{−t/τ}=0.368이므로 t=τ=RC=100 kΩ×20 μF=2 s가 되어 옳다(정답).
  3. 20 s는 시정수를 20 s로 잘못 본 값이라 kΩ과 μF의 곱에서 자릿수를 한 칸 잘못 옮긴 결과이므로 옳지 않다.
  4. 200 s는 시정수를 200 s로 잘못 본 값이라 kΩ과 μF의 곱에서 자릿수를 두 칸 잘못 옮긴 결과이므로 옳지 않다.

  🧮 풀이

  1. 甲은 100킬로옴과 20마이크로패럿을 곱해 시정수를 2초로 구했다. 킬로와 마이크로의 곱이 10의 마이너스 3제곱이라 자릿수에 주의했다고 적었다. 지수 항 e^(−1)의 값이 0.368이라 최종값의 63.2퍼센트에 이른다는 점도 옆에 적었다.
  2. 甲은 커패시터 전압이 10볼트의 63.2퍼센트인 6.32볼트가 되는 시각이 시정수라는 점을 표에서 확인했다. 그래서 2초라고 정리했다. 이 63.2퍼센트 지점이 시간 축에서 t=τ와 만난다는 점을 충전 곡선 위에 표시했다.
  3. 甲은 0.2초가 나온 풀이를 살폈다. 곱한 값에서 자릿수를 한 칸 잘못 옮긴 결과라는 점을 짚고 킬로와 마이크로의 곱을 다시 계산하게 했다. 시정수 2초에서 자릿수를 옮기면 0.2초가 된다는 점을 계산으로 확인했다.
  4. 甲은 20초와 200초가 나온 풀이를 살폈다. 단위를 잘못 곱해 자릿수가 커진 결과라는 점을 알리고 시정수의 단위가 초라는 것을 다시 확인했다. 20초와 200초는 시정수의 열 배와 백 배라는 점도 계산으로 확인했다.

  RC 회로의 시정수는 τ=RC=100 kΩ×20 μF=2 s이고 V_C가 최종값의 63.2 %인 6.32 V가 되는 시각이 t=τ이므로 2 s이며 2번이 옳다.

• 57

  SCR 사이리스터에 대한 설명으로 옳지 않은 것은?

  1. 1. 직류 출력 전압의 크기를 조절하는 정류기에 사용된다.
  2. 2. 전류는 애노드(anode)에서 캐소드(cathode)로 흐른다.
  3. 3. 턴온(turn-on)된 후에는 게이트 신호가 없어도 턴온 상태를 유지할 수 있다.
  4. 4. 게이트 신호를 이용하여 턴온(turn-on)과 턴오프(turn-off)를 할 수 있다.

  정답 4번

  🔍 보기별 해설

  1. SCR은 게이트 신호로 점호 위상을 조절해 직류 출력 전압의 크기를 바꿀 수 있어 위상 제어 정류기에 쓰이므로 이 설명은 옳다.
  2. SCR은 다이오드처럼 애노드에서 캐소드로 한 방향으로만 전류가 흐르는 소자이므로 전류가 애노드에서 캐소드로 흐른다는 설명은 옳다.
  3. SCR은 한 번 턴온되면 게이트 신호가 없어져도 애노드 전류가 유지 전류 이상인 동안 턴온 상태를 유지하므로 이 설명은 옳다.
  4. SCR은 게이트 신호로 턴온만 할 수 있고 턴오프는 애노드 전류를 유지 전류 아래로 낮추어야 하므로 게이트 신호로 턴오프도 한다는 이 설명은 옳지 않다(정답).

  🧮 풀이

  1. 甲은 SCR의 점호각을 늦출수록 출력 전압이 줄어드는 그래프를 그렸다. 위상 제어 정류기에서 전압을 조절한다고 적었다. 점호각이 늦을수록 도통 구간이 짧아져 평균 출력이 줄어든다는 점도 함께 적었다.
  2. 甲은 SCR의 기호에서 전류 방향이 애노드에서 캐소드라는 점을 확인했다. 역방향으로는 전류가 흐르지 못하는 소자라는 점도 옆에 적어 두었다. 이 방향성 때문에 SCR을 정류에 쓴다는 점도 옆에 적었다.
  3. 甲은 게이트 펄스가 끝난 뒤에도 전류가 계속 흐르는 파형을 그렸다. 유지 전류 이상이면 켜진 상태가 유지된다고 적었다. 이 성질을 래칭이라 하며 게이트 신호가 끝나도 전류가 이어진다는 점도 적었다.
  4. 甲은 SCR을 끄려면 전류를 유지 전류 아래로 낮추어야 한다는 점을 정리했다. 게이트 신호로 끌 수 있다는 진술을 틀렸다고 표시했다. 게이트로 끌 수 있는 소자는 GTO 같은 다른 사이리스터라는 점도 옆에 적었다.

  SCR은 게이트 신호로 턴온만 할 수 있고 턴오프는 애노드 전류를 유지 전류 아래로 낮추어야 하므로 게이트 신호로 턴온과 턴오프를 할 수 있다는 4번이 옳지 않다.

• 58

  전력에 대한 설명으로 옳지 않은 것은?

  1. 1. 복소전력의 크기는 피상전력과 동일하다.
  2. 2. 피상전력은 전압 피크치와 전류 피크치의 곱으로 정의된다.
  3. 3. 회로에 인가되는 전압과 전류가 직류이면 공급되는 평균전력은 전압과 전류의 곱이 된다.
  4. 4. 정현파 회로의 전압각이 θ , 전류각이 φ 일 때, 역률은 cos(θ - φ) 이다.

  정답 2번

  🔍 보기별 해설

  1. 복소전력의 크기는 유효전력과 무효전력을 각각 두 변으로 하는 직각삼각형의 빗변인 피상전력과 같으므로 이 설명은 옳다.
  2. 피상전력은 전압 실횻값과 전류 실횻값의 곱으로 정의되며 피크치의 곱은 실횻값의 곱의 두 배이므로 피크치의 곱으로 정의된다는 이 설명은 옳지 않다(정답).
  3. 직류 회로에서는 전압과 전류가 시간에 따라 변하지 않아 위상이 없으므로 공급되는 평균전력은 전압과 전류의 곱이 되어 이 설명은 옳다.
  4. 정현파 회로에서 전압각 θ와 전류각 φ의 차가 위상차이고 역률은 그 위상차의 코사인 cos(θ−φ)이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 복소전력의 실수부와 허수부를 유효전력과 무효전력으로 적었다. 크기는 피상전력과 같다고 정리하고 직각삼각형의 빗변으로 그려 보았다. 복소전력의 크기가 전압과 전류의 실횻값 곱인 피상전력이라는 점도 함께 적었다.
  2. 甲은 피상전력을 구하는 식에 전압과 전류의 실횻값을 넣었다. 피크치를 넣으면 값이 두 배가 된다는 점을 확인하고 진술을 틀렸다고 표시했다. 피크치의 곱은 실횻값의 곱의 두 배라는 점을 계산으로 적었다.
  3. 甲은 직류에서는 전압과 전류가 위상 없이 일정하다는 점을 그림으로 그렸다. 평균전력이 둘의 곱이라고 적고 교류의 경우와 나란히 놓아 비교했다. 직류에서는 무효전력이 없어 피상전력과 평균전력이 같다는 점도 옆에 적었다.
  4. 甲은 전압각과 전류각의 차를 위상차로 적었다. 역률이 그 각의 코사인이라는 점을 확인하고 위상차가 0이면 역률이 1이라는 예도 옆에 적었다. 역률이 1이면 피상전력이 전부 유효전력이라는 점도 함께 적었다.

  피상전력은 전압의 실횻값과 전류의 실횻값의 곱이므로 피크치의 곱으로 정의된다는 2번이 옳지 않다.

• 59

  조합 논리 회로에 대한 설명으로 옳지 않은 것은?

  1. 1. 인코더는 코드화된 정보를 원래의 형태로 복원하여 출력하는 회로이다.
  2. 2. 전가산기 n 개를 연결하면 n 비트 가산기를 만들 수 있다.
  3. 3. 반가산기는 1비트 두 개를 입력받아 합(sum)과 캐리(carry)를 계산하는 회로이다.
  4. 4. 패리티(parity) 발생기는 데이터에 1비트를 추가하여 1의 개수를 짝수 또는 홀수로 맞추는 회로이다.

  정답 1번

  🔍 보기별 해설

  1. 인코더는 여러 입력 정보를 코드로 바꾸어 출력하는 회로인데 코드화된 정보를 원래 형태로 복원한다고 한 이 설명은 디코더에 대한 설명이라 옳지 않다(정답).
  2. 전가산기를 n개 이으면 캐리를 다음 자리로 넘겨 가며 계산하는 n비트 가산기를 만들 수 있으므로 이 설명은 옳다.
  3. 반가산기는 1비트 두 개를 입력으로 받아 두 수의 합과 자리올림인 캐리를 출력하는 회로이므로 이 설명은 옳다.
  4. 패리티 발생기는 데이터에 1비트를 더해 1의 개수를 짝수나 홀수로 맞추는 오류 검출용 회로이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 인코더가 여러 입력 중 활성 입력을 이진 코드로 바꾸는 표를 만들었다. 복원은 디코더의 일이라고 적고 진술을 틀렸다고 표시했다. 디코더는 코드를 받아 해당 출력 한 줄만 활성화한다는 점도 함께 적었다.
  2. 甲은 전가산기 세 개를 이어 3비트 덧셈을 하는 그림을 그렸다. 캐리가 다음 단으로 넘어간다고 적고 각 단의 입력과 출력을 화살표로 표시했다. 전가산기는 캐리 입력이 있어 앞 단의 올림을 받는다는 점도 옆에 적었다.
  3. 甲은 반가산기의 진리표를 만들어 합과 캐리 두 출력을 확인했다. 입력이 모두 1일 때만 캐리가 1이 된다는 점도 표시하고 전가산기와의 차이를 적었다. 전가산기는 반가산기에 없는 캐리 입력이 하나 더 있다는 점도 표에 적었다.
  4. 甲은 패리티 비트를 붙여 1의 개수를 짝수로 맞추는 예를 적었다. 오류 검출에 쓴다고 정리하고 비트 하나가 뒤집히면 개수가 홀수가 되는 것을 확인했다. 패리티 검사로는 비트 하나의 오류를 찾을 수 있지만 위치는 알 수 없다는 점도 덧붙였다.

  인코더는 정보를 코드로 바꾸는 회로이고 코드를 원래 정보로 되돌리는 것은 디코더이므로 인코더가 복원한다는 1번이 옳지 않다.

• 60

  다음 논리 회로에서 출력 Z 의 논리식은?

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 1번

  🔍 보기별 해설

  1. 그림 (가)의 BC+ABD+ĀD̄는 네 개의 NAND를 차례로 풀어 마지막 NAND에서 곱이 합으로 바뀐 결과와 같으므로 옳다(정답).
  2. 그림 (나)의 BC̄는 둘째 NAND의 입력 C̄가 NAND를 거쳐 부정되어 C가 되는 것을 반영하지 못한 항이라 BC와 맞지 않으므로 옳지 않다.
  3. 그림 (다)는 마지막 항이 AD여서 넷째 NAND의 입력이 Ā와 D̄로 들어가 ĀD̄가 남는다는 점과 맞지 않고 BC̄도 틀린 항이므로 옳지 않다.
  4. 그림 (라)의 B̄C+AB̄D는 B를 부정한 항들이라 셋째 NAND에 B가 부정 없이 들어간다는 점과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 그림에서 첫째 NAND가 A와 D를, 둘째 NAND가 그 출력과 C̄를, 셋째 NAND가 그 출력과 B를 받는 것을 읽었다. 넷째 NAND가 Ā와 D̄를 받고 마지막 NAND가 둘을 합친다고 적었다.
  2. 甲은 셋째 NAND의 출력의 부정이 B와 (AD+C)의 곱이 되는 것을 드모르간으로 풀었다. 넷째 NAND의 부정은 ĀD̄라 합쳐서 BC+ABD+ĀD̄가 된다고 정리했다. 이 식이 그림에서 각 NAND의 출력을 차례로 따라가 얻은 결과와 같다는 점도 확인했다.
  3. 甲은 (나) 식에 C=1, B=1을 넣어 보았다. 그림에서는 C가 1일 때 항이 살아나므로 BC̄가 맞지 않는다는 점을 확인했다. BC̄ 항은 C가 1일 때 사라져 그림과 어긋난다는 점도 적었다.
  4. 甲은 (다)와 (라)를 그림의 연결과 견주었다. 마지막 항이 ĀD̄이고 B가 부정 없이 곱해진다는 점을 표시했다. ĀD̄가 아닌 다른 꼴이 마지막 항으로 나오면 그림과 맞지 않는다는 점도 표시했다.

  셋째 NAND 출력의 부정이 B·(AD+C)이고 넷째 NAND 출력의 부정이 ĀD̄이므로 마지막 NAND의 출력은 Z=BC+ABD+ĀD̄이며 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 61

  다음 BJT 증폭회로에서 컬렉터 전류 I_C [mA]는? (단, 다이오드의 순방향 전압강하는 0.7 [V], 직류 전류이득 β_DC ＝ 100이고, 저항성분은 무시한다)

  1. 1. 9.3
  2. 2. 9.7
  3. 3. 10.3
  4. 4. 10.7

  정답 1번

  🔍 보기별 해설

  1. V_BB에서 V_BE 0.7 V를 뺀 9.3 V를 R_B 100 kΩ으로 나누면 I_B=93 μA이고 여기에 β_DC=100을 곱하면 I_C=9.3 mA가 되며, V_CE=12−9.3×1=2.7 V로 활성영역이 유지되므로 옳다(정답).
  2. 9.7 mA는 I_B를 (10−0.3)/100 kΩ=97 μA로 놓아야 나오는 값이라, 접합 강하를 0.3 V로 뺀 것이 되어 문제에 준 다이오드 강하 0.7 V라는 조건을 어긴 계산이므로 옳지 않다.
  3. 10.3 mA는 I_B가 103 μA여야 나오는데 이는 R_B 양단에 10.3 V가 걸린다는 뜻이라, 전원 V_BB 10 V보다 큰 전압이 저항에 걸리는 셈이어서 성립할 수 없으므로 옳지 않다.
  4. 10.7 mA는 V_BE 0.7 V를 빼지 않고 오히려 더한 (10+0.7)/100 kΩ=107 μA에 β=100을 곱한 값이라, 베이스 전압이 V_BB보다 낮아지는 방향을 거꾸로 적용한 것이므로 옳지 않다.

  🧮 풀이

  1. 甲은 V_BB 10 V 전원과 100 kΩ 베이스 저항을 종이에 그리고 접합 강하 0.7 V를 뺀 나머지 전압을 저항으로 나눠 베이스 전류를 구했다. 여기에 전류이득 100을 곱하고 컬렉터 쪽 전압이 12 V에서 얼마 내려가는지도 확인해 활성영역임을 적었다.
  2. 甲은 강하를 0.3 V로 뺀 풀이에서 97 μA가 나오는 것을 살폈다. 문제 조건의 0.7 V와 다르다는 점을 표시하고 그 값에 100을 곱한 9.7 mA가 정답이 될 수 없다고 적었다.
  3. 甲은 10.3 mA가 되려면 베이스 저항에 걸린 전압이 얼마여야 하는지 거꾸로 계산했다. 10.3 V가 나와 전원 10 V보다 크다는 점을 보고 이 보기를 지웠다. 저항 양단 전압이 전원을 넘을 수 없다는 점이 이런 검산의 기준이 된다.
  4. 甲은 강하를 더한 풀이에서 107 μA가 나오는 것을 살폈다. 접합에서 전압이 깎이는 방향이 거꾸로라는 점을 짚고 식에서 빼야 한다고 옆에 적어 두었다. 정답 계산의 부호와 반대인 셈이라 식을 다시 세워 확인했다.

  베이스 회로에서 V_BB 10 V에서 V_BE 0.7 V를 뺀 9.3 V가 R_B 100 kΩ에 걸려 I_B는 93 μA이고, I_C=β·I_B=100×93 μA=9.3 mA이므로 1번이 옳다.

• 62

  다음 논리 회로에서 출력 F 의 논리식은?

  1. 1. A B̄
  2. 2. A + B
  3. 3. A B + A B̄
  4. 4. Ā B + A B̄

  정답 4번

  🔍 보기별 해설

  1. A B̄는 A=1, B=0일 때만 1이 되는 식인데, 이 회로는 A=0, B=1일 때도 NAND 출력이 1이고 OR 출력도 1이라 마지막 AND에서 F가 1이 되므로 한쪽 경우만 담은 이 식은 옳지 않다.
  2. A+B는 OR 게이트 출력만 본 식으로 A=B=1일 때 1이 되지만, 이 입력에서는 NAND 출력이 0이라 마지막 AND를 통과하지 못하고 F=0이 되므로 옳지 않다.
  3. A B+A B̄는 A(B+B̄)=A로 줄어들어 B에 관계없이 A만 따르는 식인데, 실제 회로는 A=B=1에서 F가 0이 되어 B의 값이 출력에 반영되므로 옳지 않다.
  4. NAND가 (AB)′=Ā+B̄를 내고 OR이 A+B를 내어 이 둘을 AND하면 (Ā+B̄)(A+B)=ĀB+AB̄로 전개되어 입력이 서로 다를 때만 1이 되는 배타적 논리합이므로 옳다(정답).

  🧮 풀이

  1. 甲은 A=0, B=1을 회로에 넣어 NAND 출력이 1, OR 출력이 1로 나오는 것을 따라갔다. 마지막 AND가 1을 내므로 A B̄만 1이 되는 식과 다르다는 점을 짚었다. 이 한 줄이 문제의 논리식이 한 경우만 다룰 수 없다는 근거가 되었다.
  2. 甲은 A=1, B=1을 넣고 OR 출력이 1인데도 NAND 출력이 0이라 F가 0이 되는 것을 확인했다. OR만 본 식은 이 입력에서 틀린다고 적었다. 두 게이트 출력을 모두 적어야 AND의 결과가 정해진다는 점도 곁들였다.
  3. 甲은 A B+A B̄를 A로 묶어 B가 사라지는 것을 보았다. A=1, B=1 입력에서 회로 출력은 0인데 식은 1이라 어긋난다고 표시했다. 식을 줄이는 과정에서 입력 B의 영향이 통째로 사라졌다는 점이 오류의 자리라고 짚었다.
  4. 甲은 네 가지 입력을 차례로 넣어 진리표를 채웠다. 00과 11에서는 F가 0, 01과 10에서는 1이어서 입력이 다를 때 1이 되는 배타적 논리합이라고 적었다. 정답이 되는 식은 입력이 서로 다른 두 줄만 1로 만든다는 점도 나란히 표시했다.

  NAND 출력 (AB)′와 OR 출력 A+B를 AND하면 (AB)′(A+B)=(Ā+B̄)(A+B)=ĀB+AB̄이므로 배타적 논리합인 4번이 옳다.

• 63

  10진수 2025를 16진수로 표현하면?

  1. 1. 78916
  2. 2. 7D716
  3. 3. 7E816
  4. 4. 7E916

  정답 4번

  🔍 보기별 해설

  1. 789₁₆은 7×256+8×16+9=1929로 2025보다 96이 작으므로, 가운데 자리를 E(14)가 아니라 8로 적어 16의 자리에서 96이 빠진 값이라 옳지 않다.
  2. 7D7₁₆은 1792+13×16+7=2007이라 2025보다 18이 작으므로, 첫 나머지 9를 7로 적고 가운데 자리도 D(13)로 적은 두 곳의 실수가 겹친 값이어서 옳지 않다.
  3. 7E8₁₆은 1792+224+8=2024로 2025보다 1이 작으므로, 처음 나눗셈의 나머지를 9가 아니라 8로 적어 맨 아래 자리에서 하나 어긋난 값이라 옳지 않다.
  4. 2025를 16으로 나누면 몫 126 나머지 9, 126을 16으로 나누면 몫 7 나머지 14(E)이므로 맨 아래 나머지부터 거꾸로 읽어 7E9₁₆이 되고 1792+224+9=2025로 되짚어도 맞아 옳다(정답).

  🧮 풀이

  1. 甲은 2025를 16으로 나누는 과정을 세로셈으로 적었다. 몫과 나머지를 표에 옮기고 나머지 14를 문자 E로 바꾼 뒤 맨 아래부터 읽어 7E9를 얻었다. 나머지를 먼저 적고 몫을 다시 나누는 순서를 지켜 자리가 뒤섞이지 않게 했다.
  2. 甲은 789가 되는 풀이를 살폈다. 가운데 나머지 14를 8로 적은 실수가 16의 자리에서 96을 잃게 한다는 점을 계산해 적었다. 같은 방식으로 다른 자리의 값도 한 번씩 되짚어 보니 오류가 한 곳에서만 났다.
  3. 甲은 7D7과 7E8을 10진수로 되돌려 각각 2007과 2024가 나오는 것을 계산했다. 2025와의 차이가 18과 1이라 정답이 아님을 표시했다. 검산은 각 보기에 256, 16, 1을 곱해 더하는 한 가지 식으로 통일했다.
  4. 甲은 7E9를 자릿값으로 되풀이해 계산했다. 7에 256을, E에 16을 곱해 더한 값이 2025와 같은지 확인해 검산을 마쳤다. 이렇게 되돌려 세면 나눗셈에서 나온 나머지 순서를 잘못 읽었는지도 곧바로 드러난다.

  2025÷16=126 나머지 9, 126÷16=7 나머지 14(E)이므로 아래부터 읽어 7E9이며 4번이 옳다.

• 64

  다음 회로를 고역통과필터로 구성하기 위한 소자 Z_1 , Z_2 는?

  Z_1 Z_2

  1. 1. R C
  2. 2. C R
  3. 3. L C
  4. 4. L R

  정답 2번

  🔍 보기별 해설

  1. Z1=R, Z2=C이면 v_out/v_in=(1/jωC)/(R+1/jωC)라 저주파에서 1, 고주파에서 0이 되는 저역통과필터이므로 고역통과 조건과 반대여서 옳지 않다.
  2. Z1=C, Z2=R이면 v_out/v_in=R/(R+1/jωC)라 주파수가 0일 때 C가 열린 회로가 되어 출력이 0이고, 주파수가 높아지면 C의 리액턴스가 작아져 출력이 입력에 가까워지는 고역통과이므로 옳다(정답).
  3. Z1=L, Z2=C이면 높은 주파수에서 L의 리액턴스 ωL이 커지고 C의 리액턴스는 작아져 출력이 거의 0으로 떨어지는 저역통과필터가 되므로 옳지 않다.
  4. Z1=L, Z2=R이면 v_out/v_in=R/(R+jωL)이라 저주파에서 L이 단락되어 출력이 입력과 같고 고주파에서 L이 커져 출력이 줄어드는 저역통과이므로 옳지 않다.

  🧮 풀이

  1. 甲은 직렬 저항과 병렬 커패시터로 만든 회로에 아주 낮은 주파수 신호를 넣는 장면을 그렸다. 커패시터가 열린 회로가 되어 신호가 그대로 출력에 나오는 것을 보고 저역통과라고 적었다.
  2. 甲은 직렬 커패시터와 병렬 저항 회로에 직류를 걸었다. 커패시터가 전류를 막아 출력이 0이 되고 주파수가 오르면 통과량이 늘어나는 것을 표에 적었다. 이 두 극단만 보면 보기 2번의 짝이 어떻게 고역통과를 만드는지 바로 읽힌다.
  3. 甲은 직렬 인덕터와 병렬 커패시터를 짝지어 고주파에서 인덕터 리액턴스가 크고 커패시터는 작은 값이라고 적었다. 출력이 거의 0이 되어 고주파를 막는다는 점을 확인했다. 두 소자의 위치가 바뀌면 통과 대역이 뒤집힌다는 점도 함께 짚었다.
  4. 甲은 직렬 인덕터와 병렬 저항 회로에서 주파수를 올려 가며 분압비를 계산했다. 인덕터 리액턴스가 커질수록 출력이 줄어드는 저역통과라고 정리했다. 직렬 소자가 인덕터인 회로가 고주파를 막는 쪽이라는 점을 짝 비교에서 확인했다.

  고역통과필터는 낮은 주파수를 막고 높은 주파수를 통과시켜야 하므로 직렬 자리에는 저주파일수록 임피던스가 커지는 커패시터를, 병렬 자리에는 저항을 두는 2번이 옳다.

• 65

  전원전압 10 ANGLE 20 ° [V]를 커패시터 1 [F]에 인가하였을 때, 전류[A]는? (단, 각주파수 ω ＝ 1 [rad/s]이다)

  1. 1. 1 ANGLE -70 °
  2. 2. 1 ANGLE 20 °
  3. 3. 10 ANGLE -70 °
  4. 4. 10 ANGLE 110 °

  정답 4번

  🔍 보기별 해설

  1. 1∠−70°는 크기를 10에서 1로 줄이고 위상을 20°−90°로 뺀 값으로, 인덕터 전류처럼 전압보다 90° 늦는 위상과 전압 크기를 곱하지 않은 두 가지 실수가 겹쳐 있어 옳지 않다.
  2. 1∠20°는 전압 위상을 그대로 두고 크기도 1로 적은 값이라, 커패시터 전류가 전압보다 90° 앞서고 크기가 ωCV=10이 되는 관계를 모두 놓친 것이므로 옳지 않다.
  3. 10∠−70°는 크기 ωCV=10은 맞게 구했으나 위상을 20°−90°로 빼서 전류가 전압보다 뒤진다고 본 것이라, 커패시터에서는 전류가 90° 앞선다는 성질과 어긋나 옳지 않다.
  4. 커패시터에서 전류는 전압보다 90° 앞서고 크기는 ωC·V=1×1×10=10 A이므로 위상은 20°+90°=110°가 되어 10∠110° A로 옳다(정답).

  🧮 풀이

  1. 甲은 크기 1로 적은 풀이를 살폈다. jωC의 크기 1만 남기고 전압 크기 10을 곱하지 않은 실수이고 위상도 90°를 빼서 두 곳이 틀렸다고 적었다. 곱해야 할 값이 하나 빠지면 위상 오류와 겹쳐 답이 전혀 달라진다고 정리했다.
  2. 甲은 전압 위상 20°를 그대로 전류 위상에 옮긴 풀이를 살폈다. 저항 회로처럼 같은 위상으로 본 것이라 커패시터에서 90°가 더해지는 점이 빠졌다고 적었다. 정답 위상 110°와의 차이가 90°라는 점을 숫자로 옆에 남겼다.
  3. 甲은 전류 위상을 20°에서 90°를 빼 −70°로 적은 풀이를 살폈다. 인덕터와 커패시터의 위상 방향을 뒤바꾼 것이라 전류가 앞서야 한다고 짚었다. 이 실수는 위상 부호만 바뀌었을 뿐 크기는 맞아 검토 때 놓치기 쉽다고 표시했다.
  4. 甲은 전류를 jωC와 전압의 곱으로 계산했다. 크기 1×10=10에 위상 90°+20°를 더해 110°가 나오는 것을 복소수 곱으로 확인했다. 크기와 위상을 따로 계산해도 같은 결과가 나오는지 극좌표로 한 번 더 확인했다.

  커패시터 전류는 I=jωC·V이고 jωC=j1=1∠90°이므로 I=1∠90°×10∠20°=10∠110° A이며 4번이 옳다.

• 66

  다음 BJT 증폭회로에서 컬렉터 전류 I_C [mA]에 가장 가까운 값은? (단, 다이오드의 순방향 전압강하는 0.7 [V], 직류 전류이득 β_DC ＝ 100이고, 저항성분은 무시한다)

  1. 1. 2.1
  2. 2. 3.1
  3. 3. 4.1
  4. 4. 5.1

  정답 2번

  🔍 보기별 해설

  1. 2.1 mA가 되려면 I_B가 약 21 μA여야 해 베이스 루프 저항이 9.3 V÷21 μA≈443 kΩ이어야 하는데, 실제 합은 R_B+(β+1)R_C=302 kΩ이라 식에서 나오지 않는 값이므로 옳지 않다.
  2. 루프 식 10=(I_B+I_C)×2 kΩ+I_B×100 kΩ+0.7에서 (β+1)R_C=202 kΩ과 R_B 100 kΩ을 더한 302 kΩ으로 9.3 V를 나누면 I_B≈30.8 μA, I_C≈3.1 mA이고 V_CE≈3.8 V로 활성영역이라 옳다(정답).
  3. 4.1 mA는 I_B가 약 41 μA여야 하므로 베이스 루프 저항이 9.3 V÷41 μA≈227 kΩ이 되어야 하는데, R_B와 R_C 항을 합친 실제 값 302 kΩ과 맞지 않아 옳지 않다.
  4. 5.1 mA는 I_B가 약 51 μA여야 해 루프 저항이 9.3 V÷51 μA≈182 kΩ이 되어야 하는데, 이는 회로의 저항 합 302 kΩ은 물론 R_B만 쓴 100 kΩ과도 맞지 않아 옳지 않다.

  🧮 풀이

  1. 甲은 베이스와 컬렉터 사이 저항을 지나는 귀환 경로에 전류가 어떻게 흐르는지 그렸다. R_C에는 I_B와 I_C가 함께 흘러 (β+1)R_C가 들어간다는 점을 세우고, 21 μA를 가정한 풀이가 이 합과 맞지 않음을 확인했다.
  2. 甲은 전압 루프를 한 줄로 세워 302 kΩ을 얻고 9.3 V를 나누어 30.8 μA를 구했다. 100을 곱해 3.1 mA를 얻은 뒤 컬렉터 전압이 약 3.8 V라 포화가 아님을 검산했다.
  3. 甲은 41 μA를 가정한 풀이를 살폈다. 이 값이면 루프 저항이 227 kΩ이라 실제 302 kΩ보다 작다는 점을 계산해 옆에 적었다. 이런 식으로 보기마다 요구되는 베이스 전류를 거꾸로 세어 보면 정답 하나만 남는다.
  4. 甲은 51 μA를 가정한 풀이를 살폈다. 이때의 루프 저항 182 kΩ이 회로의 저항 합 302 kΩ과 크게 다르다는 점을 계산해 표시했다. 정답 회로의 302 kΩ에 비해 60퍼센트 수준이라는 점이 눈에 띈다.

  컬렉터 귀환 바이어스에서 V_CC=(I_B+I_C)R_C+I_B R_B+V_BE이므로 I_B=(10−0.7)/(101×2 kΩ+100 kΩ)=9.3/302 kΩ≈30.8 μA이고 I_C=100×30.8 μA≈3.1 mA이므로 2번이 옳다.

• 67

  다음 슈미트 트리거(Schmitt trigger) 회로의 입출력 전달특성 그래프로 옳은 것은? (단, 양의 포화전압 ＋12 [V], 음의 포화전압 －12 [V], 연산증폭기는 이상적이다)

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 1번

  🔍 보기별 해설

  1. 문턱이 ±4 V이고 포화가 ±12 V인 이 그림은, 출력이 +12 V일 때 v_in이 −4 V까지 내려와야 −12 V로 떨어지고 −12 V일 때 +4 V까지 올라야 +12 V로 올라가는 이력 곡선이라 계산과 같아 옳다(정답).
  2. 문턱이 ±5 V이고 이력 폭이 10 V인 이 그림은 R1/R2=5/12일 때의 곡선인데 실제 R1/R2=500/1500=1/3이라 문턱이 12×1/3=4 V로 나오므로 이 그림은 옳지 않다.
  3. 문턱이 ±6 V이고 이력 폭이 12 V인 이 그림은 R1/R2=1/2, 곧 R2가 1 kΩ이어야 나오는 곡선인데 실제 R2는 1.5 kΩ이라 문턱이 4 V이므로 이 그림은 옳지 않다.
  4. 문턱이 ±7 V이고 이력 폭이 14 V로 가장 넓은 이 그림은 R1/R2=7/12일 때의 곡선인데 실제 저항비는 1/3이라 문턱이 4 V이므로 이 그림은 옳지 않다.

  🧮 풀이

  1. 甲은 500 Ω과 1.5 kΩ으로 비반전 입력 전압을 식으로 세웠다. 이 값이 0이 되는 입력이 출력의 −1/3배임을 구해 출력 +12 V일 때 −4 V, −12 V일 때 +4 V에서 뒤집히는 곡선을 골랐다.
  2. 甲은 문턱이 ±5 V인 그림을 두고 필요한 저항비를 거꾸로 계산했다. 500 Ω 대 1.5 kΩ의 비 1/3과 다른 5/12가 나와 그림이 맞지 않는다고 적었다. 문턱 계산식 12×R1/R2에서 R1/R2가 다르다는 점이 어긋난 자리다.
  3. 甲은 문턱이 ±6 V인 그림에서 필요한 R2를 구했다. 1 kΩ이 나와 주어진 1.5 kΩ과 다르다는 점을 확인하고 그림을 지웠다. 이 식에서 R2만 바꿔도 문턱이 움직이므로 저항값을 다시 읽는 습관이 필요하다고 덧붙였다.
  4. 甲은 문턱이 ±7 V인 그림이 나오려면 저항비가 7/12여야 한다는 점을 계산했다. 회로의 저항비 1/3과 달라 이 그림도 골라낼 수 없다고 적었다. 이력 폭이 문턱의 두 배라는 점도 그림과 식이 서로 일치하는지 견주는 잣대로 썼다.

  비반전 입력 전압이 0을 지나는 순간 출력이 뒤집히고 그때의 입력이 출력의 −R1/R2배이므로, 포화 ±12 V에 저항비 1/3을 곱한 ±4 V가 문턱이 되는 1번 그림이 옳다.

• 68

  다음 전파정류회로에 대한 설명으로 옳은 것은? (단, 입력전압은 v_s (t) = V_m sin (120 π t) [V]이고, 다이오드는 이상적이다)

  1. 1. 출력전압의 주파수는 60 [Hz]이다.
  2. 2. 출력전압의 평균값은 V_m/π [V]이다.
  3. 3. 출력전압의 실횻값은 V_m/√(2) [V]이다.
  4. 4. 다이오드에 인가되는 역방향 최대전압은 2V_m [V]이다.

  정답 3번

  🔍 보기별 해설

  1. 입력 120π rad/s는 60 Hz이고 브리지 전파정류는 음의 반주기도 뒤집어 출력하므로 출력 주파수는 입력의 두 배인 120 Hz라, 60 Hz라는 설명은 옳지 않다.
  2. 전파정류 출력의 평균값은 반주기 평균 2V_m/π이고 V_m/π는 반파정류의 평균값이라, 반파와 전파를 혼동한 이 설명은 옳지 않다.
  3. 전파정류 출력은 |V_m sin ωt|이고 제곱의 평균이 V_m²/2이므로 실횻값은 V_m/√2가 되어 반파정류의 V_m/2와 구분되며 이 설명이 옳다(정답).
  4. 브리지에서는 꺼진 다이오드 양단에 걸리는 역전압이 도통 중인 다이오드로 묶여 입력 최댓값 V_m 이하이므로, 2V_m은 센터탭 방식의 값이라 이 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 입력 사인파 한 주기 동안 출력이 몇 번 솟는지 세었다. 양의 반주기와 음의 반주기에 각각 한 번씩 올라 두 번이라 60 Hz의 두 배인 120 Hz라고 적었다. 입력 주파수 60 Hz는 각주파수 120π를 2π로 나눈 값이라는 점도 함께 적었다.
  2. 甲은 사인파 반주기의 넓이를 적분해 평균이 2V_m/π임을 얻었다. V_m/π는 반주기만 쓰는 반파 정류기의 값이라는 점을 옆에 표시했다. 이 구분이 되어야 평균과 실횻값을 묻는 문제에서 값을 뒤바꾸지 않는다고 정리했다.
  3. 甲은 출력 전압의 제곱을 한 주기 평균해 V_m²/2를 얻고 제곱근을 취했다. 결과 V_m/√2가 보기의 실횻값과 같아 옳다고 적었다. 반파정류였다면 반주기만 남아 V_m/2가 된다는 차이도 옆에 적어 두었다.
  4. 甲은 도통하지 않는 두 다이오드에 걸리는 전압을 도통 경로로 따라가며 구했다. 입력 최댓값 V_m을 넘지 않는다는 점을 확인했다. 센터탭 정류기에서는 2V_m이 걸린다는 점을 대비해 놓으면 혼동이 줄어든다고 적었다.

  전파정류된 사인파의 실횻값은 V_m/√2이므로 3번이 옳다. 출력 주파수는 120 Hz, 평균값은 2V_m/π, 다이오드 역방향 최대전압은 V_m이다.

• 69

  다음 저역통과필터 회로에서 차단 주파수 f_c [Hz]는? (단, 연산증폭기는 이상적이다)

  1. 1. {250 / π}
  2. 2. {500 / π}
  3. 3. {750 / π}
  4. 4. {1000 / π}

  정답 1번

  🔍 보기별 해설

  1. R1R2C1C2=(1 kΩ)²×(2 μF)²이므로 제곱근 안이 1 kΩ×2 μF=2 ms가 되고 f_c=1/(2π×2 ms)=250/π≈79.6 Hz로 나와 옳다(정답).
  2. 500/π는 각주파수 1/(RC)=500 rad/s를 2π가 아니라 π로 나눈 값이라, 각주파수를 주파수로 바꾸는 마지막 단계에서 분모의 2를 빠뜨린 실수이므로 옳지 않다.
  3. 750/π는 각주파수가 1500 rad/s여야 하고 이는 RC가 약 0.67 ms일 때인데, 회로의 R과 C의 곱은 1 kΩ×2 μF=2 ms라 어긋나므로 옳지 않다.
  4. 1000/π는 각주파수가 2000 rad/s여야 하고 이는 RC가 0.5 ms일 때인데, 회로의 곱 1 kΩ×2 μF는 2 ms라 네 배 어긋나므로 옳지 않다.

  🧮 풀이

  1. 甲은 저항 1 kΩ 두 개와 커패시터 2 μF 두 개의 값을 식에 넣었다. 제곱근 안이 (2 ms)²이라 1/(2π×2 ms)에서 250/π를 얻었다. 두 저항과 두 커패시터가 같아 곱이 하나의 값으로 묶이는 것이 계산을 짧게 했다.
  2. 甲은 각주파수를 500 rad/s로 구한 뒤 2π로 나눠야 하는 단계에서 π로만 나눈 풀이를 살폈다. 분모의 2가 빠져 값이 두 배가 됨을 적었다. 검산은 반대로 250/π에 2π를 곱해 500이 되는지 확인하는 것으로 했다.
  3. 甲은 750/π를 각주파수로 바꾸어 1500 rad/s를 얻었다. 이때 필요한 시정수 0.67 ms가 회로의 2 ms와 크게 다르다는 점을 표시했다. 이런 값을 만드는 소자 조합이 회로에 없다는 점도 결론에 붙였다.
  4. 甲은 1000/π를 2000 rad/s로 환산했다. 시정수가 0.5 ms여야 하는데 회로는 2 ms라 네 배 차이가 나는 점을 적었다. 소자값을 바꿔 넣어 봐도 2 ms가 나오는 조합은 그림에서 하나뿐이라고 적었다.

  이 회로는 R1=R2=1 kΩ, C1=C2=2 μF인 Sallen-Key 2차 저역통과필터이므로 f_c=1/(2π√(R1R2C1C2))=1/(2π×1 kΩ×2 μF)=250/π Hz이며 1번이 옳다.

• 70

  귀환발진기(feedback oscillator)에 대한 설명으로 옳은 것은?

  1. 1. 발진시키는 데 외부 입력신호는 필요치 않다.
  2. 2. 발진을 시작하기 위해서는 루프 이득이 1이어야 한다.
  3. 3. 발진을 유지하기 위해서는 루프 이득이 1보다 커야 한다.
  4. 4. 발진하기 위해서는 피드백 루프의 위상 천이(phase-shift)가 180 °이어야 한다.

  정답 1번

  🔍 보기별 해설

  1. 귀환발진기는 전원을 켰을 때 생기는 잡음이 루프에서 커지며 발진이 시작되므로 외부 입력신호가 필요하지 않다는 이 설명이 옳다(정답).
  2. 발진을 시작할 때는 루프 이득이 1보다 커야 진폭이 자라나고 1은 정상 상태에서 진폭이 유지되는 조건이므로, 시작 조건을 1이라고 한 이 설명은 옳지 않다.
  3. 발진을 유지하는 정상 상태에서는 진폭이 일정해야 하므로 루프 이득이 정확히 1이어야 하고 1보다 크면 진폭이 계속 커져 포화되므로 이 설명은 옳지 않다.
  4. 발진 조건은 루프 전체의 위상 천이가 0° 또는 360°인 것이며 증폭기 180°와 귀환회로 180°가 합쳐진 값이므로, 루프 위상 천이가 180°여야 한다는 이 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 전원 스위치를 켠 직후의 잡음이 루프를 돌며 커지는 그림을 그렸다. 외부 신호원이 없어도 진폭이 자라나 발진이 시작된다고 적었다. 이 때문에 발진기는 입력 단자 없이도 출력이 나오는 회로로 그려진다고 정리했다.
  2. 甲은 루프 이득이 1보다 큰 경우와 정확히 1인 경우를 진폭 그래프로 그렸다. 시작할 때는 1보다 커야 하고 1은 일정 진폭 유지 조건이라고 정리했다. 두 조건이 시작과 유지라는 시점으로 갈린다는 점이 이 문제의 핵심이라고 표시했다.
  3. 甲은 정상 상태에서 루프 이득이 1보다 클 때 진폭이 계속 커져 포화되는 모습을 그렸다. 유지 조건은 1이어야 한다고 적었다. 실제 회로에서는 포화나 이득 제한 장치가 이 균형을 만들어 준다는 점도 적어 두었다.
  4. 甲은 반전 증폭기의 180°와 귀환회로의 180°를 더해 루프 위상이 360°가 되는 것을 그렸다. 루프 전체 위상이 180°라는 보기는 틀렸다고 표시했다. 이 값이 0°나 360°와 같다는 점을 정리한 뒤 보기 4번의 숫자와 비교했다.

  귀환발진기는 전원을 켰을 때 생기는 미세한 잡음을 증폭·귀환시켜 스스로 발진하므로 외부 입력이 필요 없다는 1번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 71

  다음 555타이머 IC를 활용한 구형파 발생 회로가 정상동작할 때, 커패시터 C_1 의 충전속도를 결정하는 시정수 τ_1 과 방전속도를 결정하는 시정수 τ_2 는? (단, 모든 소자는 이상적이다)

  τ_1 τ_2

  1. 1. (R_1 + R_2)C_1 R_2 C_1
  2. 2. R_2 C_1 (R_1 + R_2)C_1
  3. 3. R_1 C_1 R_2 C_1
  4. 4. (R_1 + R_2)C_1 R_1 C_1

  정답 3번

  🔍 보기별 해설

  1. 충전 시정수를 (R1+R2)C1으로 본 것은 D1이 R2와 병렬로 붙어 충전 전류가 R2를 지나지 않는다는 점을 놓친 것이라, 다이오드 없는 기본 회로의 값이므로 옳지 않다.
  2. 충전과 방전의 경로를 서로 바꿔 놓은 값으로, D1이 충전 전류를 R2 밖으로 돌리고 방전은 R2를 지나야 한다는 방향을 거꾸로 읽은 것이므로 옳지 않다.
  3. D1이 R1에서 C1로 충전 전류를 바로 통과시켜 τ1=R1C1이 되고 방전 때는 D1이 역방향이라 C1→R2→핀 7→Q1 경로로 R2C1이 되므로 옳다(정답).
  4. 충전은 기본 회로의 (R1+R2)C1을 그대로 썼고 방전 시정수를 R1C1으로 적었는데, R1은 V_CC 쪽 저항이라 방전 전류의 경로에 들어가지 않으므로 두 값 모두 옳지 않다.

  🧮 풀이

  1. 甲은 충전 전류가 R1에서 나와 D1을 거쳐 커패시터로 들어가는 길을 화살표로 그렸다. R2를 지나지 않는다는 점을 확인해 (R1+R2)C1이 아니라고 적었다. 충전 시간과 방전 시간을 각각 R1, R2로 따로 조절할 수 있다는 점도 적었다.
  2. 甲은 방전할 때 D1의 방향이 막힌다는 점을 확인했다. 그 결과 전류가 R2를 지나 핀 7로 나가야 하므로 충전과 방전 시정수를 바꾼 보기는 틀렸다고 적었다. 결국 두 시간이 각각 R1과 R2에 따로 달린다는 결론으로 이어졌다.
  3. 甲은 다이오드 방향이 R1 쪽이 애노드라는 점을 그림에서 읽었다. 충전은 R1C1, 방전은 R2C1이라 두 시정수를 나란히 적었다. 이 방향을 읽어 내는 것이 시정수 식을 고르는 첫 단계라고 적었다.
  4. 甲은 방전 경로를 커패시터에서 접지까지 따라갔다. R1이 전원 쪽에 붙어 있어 이 경로에 없다는 점을 표시하고 R1C1을 지웠다. 두 전원선과 접지선은 이상적이라 방전 전류가 다른 곳으로 새지 않는다는 점도 짚었다.

  D1이 R2를 우회해 충전 경로가 V_CC→R1→D1→C1이 되므로 τ1=R1C1이고, 방전 경로는 C1→R2→핀 7→방전 트랜지스터→접지이므로 τ2=R2C1이라 3번이 옳다.

• 72

  다음 회로에서 전류 I_S [A]는?

  1. 1. 2
  2. 2. 3
  3. 3. 5
  4. 4. 7

  정답 2번

  🔍 보기별 해설

  1. 2 A는 좌측 가지 2Ω+3Ω=5Ω에 흐르는 전류 10 V÷5Ω만 센 값으로, 우측 4Ω+6Ω 가지의 1 A를 더하지 않았으므로 I_S로는 옳지 않다.
  2. 2Ω:3Ω=4Ω:6Ω이라 브리지가 평형이고 중간 5Ω 양단의 전위가 같으므로 전류가 0이라, 좌측 가지 10/5=2 A와 우측 가지 10/10=1 A를 더해 I_S=3 A가 되어 옳다(정답).
  3. 5 A는 3Ω과 6Ω에 각각 10 V가 걸린다고 보아 10/3+10/6=5 A로 센 값으로, 각 가지에서 위쪽 저항과 직렬이라 전원 전압이 나뉘어 걸리는 점을 놓쳤으므로 옳지 않다.
  4. 7 A는 2Ω과 5Ω에 각각 10 V가 걸린다고 보아 10/2+10/5=7 A로 센 값으로, 5Ω이 전원 양단에 걸려 있지 않고 평형일 때는 전류가 0인 점을 놓쳤으므로 옳지 않다.

  🧮 풀이

  1. 甲은 좌측 가지의 2Ω과 3Ω을 합쳐 5Ω으로 놓고 10 V를 나누어 2 A를 얻었다. 우측 가지 전류를 더하지 않으면 2 A에서 멈춘다는 점을 적었다. 정답은 이 값에 우측 1 A를 더한 3 A라는 점을 옆에 표시했다.
  2. 甲은 위쪽 두 저항 2Ω, 4Ω과 아래쪽 두 저항 3Ω, 6Ω의 비를 곱해 보았다. 2×6=3×4로 같아 브리지가 평형이라 5Ω에 전류가 없다고 적고 2 A와 1 A를 더했다. 평형 조건의 곱셈이 한 쌍으로 맞아떨어지는지가 이 문제의 첫 확인 항목이다.
  3. 甲은 3Ω과 6Ω에 각각 10 V를 곱해 나누는 풀이를 살폈다. 두 저항은 아래쪽 저항이라 위쪽 저항과 직렬로 나눠 받는다는 점을 짚었다. 각 저항에 걸린 실제 전압은 전원 10 V를 직렬 저항비로 나눈 값이라는 점을 그림에 적었다.
  4. 甲은 5Ω에 10 V를 걸어 2 A를 더한 풀이를 살폈다. 5Ω은 두 중간 노드 사이에 있어 평형에서는 전위차가 0이라는 점을 표시했다. 평형에서는 5Ω 양단 전압이 0이라 이 저항을 떼어 내도 회로가 바뀌지 않는다고 정리했다.

  2Ω:3Ω=4Ω:6Ω이라 브리지가 평형이어서 5Ω에는 전류가 흐르지 않고, 좌측 가지 5Ω에 2 A, 우측 가지 10Ω에 1 A가 흐르므로 I_S=3 A이며 2번이 옳다.

• 73

  다음 회로에 대한 설명으로 옳지 않은 것은?

  1. 1. 전류이득이 매우 크다.
  2. 2. 전압이득이 매우 크다.
  3. 3. 높은 입력임피던스를 가진다.
  4. 4. 달링턴(Darlington) 접속회로이다.

  정답 2번

  🔍 보기별 해설

  1. 달링턴 접속은 첫째 트랜지스터의 에미터 전류가 둘째 트랜지스터의 베이스 전류가 되어 두 전류이득이 곱해져 β1β2 정도로 매우 커지므로, 전류이득이 매우 크다는 이 설명은 옳다.
  2. 이 회로는 컬렉터가 V_CC에 묶이고 출력을 에미터 R_E에서 취하는 에미터 팔로워 구성이라 전압이득이 1보다 약간 작으므로, 전압이득이 매우 크다는 이 설명은 옳지 않다(정답).
  3. 입력이 Q1 베이스에 들어가고 Q2의 에미터 저항이 Q1 쪽에서 β1β2배로 크게 보이므로 입력임피던스가 매우 높다는 이 설명은 옳다.
  4. Q1 에미터가 Q2 베이스에 직접 이어지고 두 컬렉터가 함께 V_CC 전원선에 묶인 구조가 달링턴 접속의 전형이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 앞 트랜지스터의 에미터 선이 뒤 트랜지스터의 베이스로 들어가는 그림을 짚으며 전류가 두 번 증폭되는 순서를 화살표로 이었다. 컬렉터 전류에 β를 두 번 곱한 결과가 수천 배에 이른다고 적고, 이 곱이 클수록 입력 쪽에서 필요한 베이스 전류가 작다는 점도 같이 적었다.
  2. 甲은 출력을 에미터 저항에서 꺼내는 회로의 전압이득을 구했다. 베이스 전압보다 접합 강하만큼 낮은 값이 따라 나와 이득이 1에 못 미친다고 적고 이 보기를 골랐다. 전압이득이 큰 증폭기는 공통 에미터 구성이라는 점도 비교해 적었다.
  3. 甲은 입력 쪽에서 본 저항을 β1β2R_E 형태로 적었다. 이 값이 매우 커서 앞단 신호원의 부담이 작다는 점을 표시했다. 입력 임피던스가 높으면 앞단에서 끌어가는 전류가 작아 신호원이 덜 무너진다는 뜻이다.
  4. 甲은 그림에서 두 컬렉터가 전원선에 함께 묶이고 앞 트랜지스터 에미터가 뒤 트랜지스터 베이스로 가는 선을 확인했다. 달링턴 접속의 전형이라고 적었다. 두 접합 전압이 함께 필요하다는 점에서 바이어스 전압이 커진다는 것도 곁들였다.

  그림은 두 트랜지스터를 이은 달링턴 에미터 팔로워라 전압이득이 1보다 작은 값에 가까우므로 전압이득이 매우 크다는 2번이 옳지 않다.

• 74

  바이폴라 접합 트랜지스터(BJT)와 전계 효과 트랜지스터(FET)에 대한 설명으로 옳지 않은 것은?

  1. 1. BJT보다 FET의 집적도가 높다.
  2. 2. BJT보다 FET의 입력 저항이 작다.
  3. 3. FET는 전자 또는 정공의 단일 캐리어에 의해 전류가 형성된다.
  4. 4. BJT는 활성영역에서 베이스 전류에 의해 컬렉터 전류가 제어된다.

  정답 2번

  🔍 보기별 해설

  1. FET는 구조가 단순하고 소자 하나가 차지하는 면적이 작아 같은 칩에 더 많이 넣을 수 있어 BJT보다 집적도가 높으므로 이 설명은 옳다.
  2. FET는 게이트가 산화막이나 역바이어스된 접합으로 채널과 분리되어 게이트 전류가 거의 없어 입력 저항이 BJT보다 훨씬 크므로, 입력 저항이 작다는 이 설명은 옳지 않다(정답).
  3. FET는 채널을 흐르는 전자 또는 정공 중 한 종류의 다수 캐리어로만 전류가 형성되는 단극성 소자이므로 이 설명은 옳다.
  4. BJT는 활성영역에서 베이스 전류의 β배가 컬렉터 전류가 되도록 컬렉터 전류를 제어하는 전류 제어 소자이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 같은 면적의 칩에 넣을 수 있는 소자 수를 세어 보았다. 구조가 간단한 FET가 더 많이 들어가 집적도가 높다는 점을 적었다. 같은 크기의 칩에서 소자를 더 많이 넣을 수 있다는 점이 이 보기가 옳다는 근거다.
  2. 甲은 두 소자의 입력단 전류를 견주었다. BJT는 베이스 전류가 흐르지만 FET 게이트는 거의 전류가 없어 입력 저항이 훨씬 크다고 적고 이 보기를 틀렸다고 표시했다. 이 차이가 정답으로 골라지는 결정적 이유라고 적었다.
  3. 甲은 FET 채널에 전자만 또는 정공만 흐르는 모습을 그렸다. 두 종류가 모두 참여하는 BJT와 대비해 단극성이라고 적었다. 그래서 FET를 단극성 소자라고 부른다는 점을 용어 옆에 적었다.
  4. 甲은 BJT의 베이스 전류를 조금 늘리면 컬렉터 전류가 그 β배로 늘어나는 곡선을 그렸다. 전류 제어 소자라는 점을 적었다. 이 관계가 FET의 전압 제어 특성과 대비된다는 점도 나란히 적었다.

  FET는 게이트가 절연되어 입력 저항이 BJT보다 훨씬 크므로 FET의 입력 저항이 작다는 2번이 옳지 않다.

• 75

  다음 연산증폭기 회로에서 출력전압 V_o [V]는? (단, 연산증폭기는 이상적이다)

  1. 1. －4
  2. 2. －2
  3. 3. 2
  4. 4. 4

  정답 4번

  🔍 보기별 해설

  1. −4 V는 V_o=V1−V2로 두 입력의 뺄셈 순서를 뒤집은 값이라, 반전 입력의 V1이 더해지고 비반전 입력의 V2가 빠지는 방향을 거꾸로 적용한 것이므로 옳지 않다.
  2. −2 V는 비반전 입력의 V2 기여를 빼고 반전 증폭 항 −V1만 셈한 값이라, V2가 분압되어 3 V가 되고 이득 2배로 6 V를 더해 주는 항이 빠졌으므로 옳지 않다.
  3. 2 V는 (V2−V1)/2로 계산한 값이라 V+의 분압 ½과 비반전 이득 2배가 서로 상쇄된다는 점을 놓치고 분압만 한 번 더 곱한 것이므로 옳지 않다.
  4. 겹침의 원리로 V2 단독 출력은 3 V×(1+1)=6 V, V1 단독 출력은 −2 V이므로 합쳐 4 V이고 저항이 모두 같은 차동증폭기의 V_o=V2−V1과 같아 옳다(정답).

  🧮 풀이

  1. 甲은 V2에서 V1을 빼는 순서를 바꾼 풀이를 살폈다. 결과 부호가 반대가 되는 것을 확인하고 비반전 입력 쪽이 더해지는 방향임을 적었다. 어느 입력이 반전이고 어느 입력이 비반전인지를 그림에서 다시 확인했다.
  2. 甲은 V2를 0으로 두고 V1만 넣은 회로를 그렸다. 출력이 −2 V가 되는 것을 확인하고 V2 항이 더해져야 4 V가 된다고 적었다. 겹침의 원리로 두 결과를 더해야 4 V가 된다는 점을 계산식으로 보였다.
  3. 甲은 (6−2)를 2로 나눈 2 V가 나온 풀이를 살폈다. 비반전 입력의 분압 ½과 이득 2배가 서로 상쇄된다는 점을 계산으로 보였다. 이득이 2배가 되는 것은 비반전 입력의 분압 뒤에 곱해지는 값이라는 점을 확인했다.
  4. 甲은 비반전 입력의 전압 3 V와 반전 입력 저항 전류 −1 mA를 차례로 구했다. 출력 4 V가 나오고 겹침의 원리 6 V와 −2 V의 합과도 같다는 점을 확인했다. 이 세 결과가 서로 맞아 검산이 되었다고 적었다.

  V+=6 V×1 kΩ/(1 kΩ+1 kΩ)=3 V이고 이상적 연산증폭기라 V−도 3 V이므로 R1 전류 (2−3)/1 kΩ=−1 mA가 되어 V_o=3−(−1 mA)×1 kΩ=4 V이며 4번이 옳다.

• 76

  다음 논리게이트 회로의 진리표에서 입력 A , B 에 대한 출력 F 로 옳은 것은?

  (가) (나) (다) (라)

  1. 1. 0 0 0 1
  2. 2. 0 1 1 0
  3. 3. 1 0 0 0
  4. 4. 1 1 1 0

  정답 3번

  🔍 보기별 해설

  1. 0 0 0 1은 두 입력이 모두 1일 때만 1이 되는 AND의 진리표인데, 이 회로는 A=B=0일 때 PMOS 둘이 모두 켜져 출력이 1이 되므로 입력 00에서 0이라는 이 진리표는 옳지 않다.
  2. 0 1 1 0은 입력이 다를 때만 1이 되는 XOR의 진리표인데, 이 회로는 A=0, B=1일 때 M4가 켜져 출력이 접지로 내려가 0이 되므로 옳지 않다.
  3. A=B=0일 때만 M1, M2가 모두 켜져 F=1이고 A나 B 중 하나라도 1이면 M3이나 M4가 켜져 F=0이므로 (가)~(라)가 1, 0, 0, 0이 되어 옳다(정답).
  4. 1 1 1 0은 NAND의 진리표인데 NAND는 PMOS가 병렬이고 NMOS가 직렬인 구조이며, 이 그림은 PMOS가 직렬이라 입력 01과 10에서 풀업 경로가 끊겨 출력이 0이 되므로 옳지 않다.

  🧮 풀이

  1. 甲은 입력 A, B를 모두 0으로 두고 켜지는 트랜지스터를 표시했다. 위쪽 두 PMOS가 켜지고 아래 NMOS 둘이 꺼져 출력이 전원에 이어지므로 1이라고 적었다. 이렇게 켜지는 소자를 입력 조합마다 표로 정리하는 방식이 이 문제의 기본 풀이라고 적었다.
  2. 甲은 A=0, B=1을 넣어 M4가 켜지는 장면을 그렸다. 출력이 접지로 내려가 0이 되어 XOR처럼 1이 나오지 않는다고 적었다. 두 입력이 다를 때 1이 나오는 XOR과 다르다는 점을 비교표로 옆에 붙였다.
  3. 甲은 네 입력을 차례로 넣어 켜지는 트랜지스터를 표로 만들었다. 출력이 00에서만 1이고 나머지가 0이 되는 것을 얻어 NOR이라고 정리했다. 이 결과가 두 입력을 OR한 뒤 반전한 것과 같다는 점도 함께 적었다.
  4. 甲은 직렬 PMOS 구조와 병렬 PMOS 구조를 나란히 그렸다. 직렬이면 둘 다 켜져야 풀업이 이어져 NAND의 1110이 나올 수 없다고 적었다. 이 차이가 NAND와 NOR를 가르는 그림 속 단서라고 정리했다.

  M1, M2가 직렬인 PMOS 풀업과 M3, M4가 병렬인 NMOS 풀다운은 NOR 게이트이므로 (가)~(라)는 1, 0, 0, 0이며 3번이 옳다.

• 77

  유무선 데이터 통신에 대한 설명으로 옳지 않은 것은?

  1. 1. 네트워크 토폴로지에는 버스, 링 방식 등이 있다.
  2. 2. 회선교환 방식은 데이터그램 방식과 가상회선 방식으로 나뉜다.
  3. 3. 시스템들 간의 데이터 교환 방식에는 회선교환 방식, 패킷교환 방식 등이 있다.
  4. 4. 네트워크 토폴로지란 네트워크상의 노드 위치나 노드 간의 케이블 연결들의 물리적인 배치를 의미한다.

  정답 2번

  🔍 보기별 해설

  1. 버스, 링, 스타, 트리, 메시가 네트워크 토폴로지의 대표적인 방식이므로 버스와 링 방식 등이 있다는 이 설명은 옳다.
  2. 데이터그램 방식과 가상회선 방식은 패킷교환을 다시 나눈 것이고 회선교환은 통신하는 동안 전용 회선을 잡아 두는 방식이라, 이 설명은 옳지 않다(정답).
  3. 데이터 교환 방식에는 통신 동안 회선을 점유하는 회선교환과 패킷 단위로 보내는 패킷교환 등이 있으므로 이 설명은 옳다.
  4. 네트워크 토폴로지는 노드가 놓인 위치와 노드 사이를 잇는 케이블 연결의 물리적인 배치를 뜻하는 말이므로 이 설명은 옳다.

  🧮 풀이

  1. 甲은 사무실 컴퓨터를 한 줄 케이블에 매다는 버스와 고리로 잇는 링을 그렸다. 두 구성 모두 대표적인 토폴로지라고 적었다. 그림에서 노드가 어떻게 이어졌는지를 보는 것이 토폴로지 분류의 출발이라고 적었다.
  2. 甲은 교환 방식을 나눈 분류도를 그렸다. 데이터그램과 가상회선 두 가지는 패킷교환의 아래 가지에 붙어 있어 회선교환 아래에 적은 보기는 틀렸다고 표시했다. 이 분류도를 외워 두면 교환 방식 문제를 빠르게 풀 수 있다고 정리했다.
  3. 甲은 전화망의 회선교환과 인터넷의 패킷교환을 나란히 적었다. 교환 방식의 예로 두 가지를 들 수 있다고 정리했다. 두 방식 모두 교환 방식의 예라는 점에서 이 보기는 옳다고 판정했다.
  4. 甲은 노드와 케이블이 놓인 모양을 종이에 그렸다. 토폴로지가 이 물리적 배치를 가리킨다고 적었다. 노드의 위치와 케이블 연결이 그림으로 드러나야 토폴로지가 정의된다는 점도 짚었다.

  데이터그램과 가상회선으로 나뉘는 것은 패킷교환 방식이고 회선교환은 통신 동안 회선을 점유하므로 2번이 옳지 않다.

• 78

  다음 4비트 시프트 레지스터 회로에서 입력신호 Clock, Input이 인가되었을 때, 구간( t_4 ～ t_5 )에서 출력 Q_0 Q_1 Q_2 Q_3 는? (단, 출력 Q_0 , Q_1 , Q_2 , Q_3 는 0으로 초기화되어 있고, 게이트에서 전파지연은 없다고 가정한다)

  1. 1. 0101
  2. 2. 0110
  3. 3. 1011
  4. 4. 1100

  정답 3번

  🔍 보기별 해설

  1. 0101은 t5의 상승 에지에서 입력 0이 들어가 한 칸 더 밀린 결과라 구간 t4~t5가 아니라 t5 이후의 값이므로 옳지 않다.
  2. 0110은 t3 직후의 값으로 t3에서 입력 0이 들어가 Q0가 0이 되고 앞선 1100이 한 칸씩 밀린 결과이며, t4의 에지가 아직 반영되지 않은 시점이라 옳지 않다.
  3. t4에서 입력 1이 Q0로 들어가고 t3 직후의 0110이 한 칸씩 밀려 Q1=0, Q2=1, Q3=1이 되어 구간 t4~t5에서 1011이 유지되므로 옳다(정답).
  4. 1100은 t2 직후의 값으로 입력이 t1, t2에서 1이었을 때 두 칸 채워진 상태인데, t3, t4에서 두 번 더 밀린 것이 반영되지 않았으므로 옳지 않다.

  🧮 풀이

  1. 甲은 t5에 입력이 0인 것을 읽어 1011 뒤에 한 번 더 밀린 상태를 적었다. 그 값 0101은 구간이 끝난 뒤의 값이라 구간 t4~t5에 쓸 수 없다고 표시했다. 클럭 에지 개수를 세어 몇 칸 밀렸는지 확인하는 것이 검산이라고 적었다.
  2. 甲은 t3 직후의 출력을 따로 적었다. 0110이 나오지만 이 뒤에 t4의 에지가 한 번 더 있어 구간 t4~t5의 답이 아니라고 표시했다. 시점이 하나 어긋나면 값이 통째로 달라진다는 점이 이 문제의 함정이라고 정리했다.
  3. 甲은 클럭 상승 에지마다 입력 1, 1, 0, 1, 0을 읽어 출력 표를 채웠다. t1 뒤 1000, t2 뒤 1100, t3 뒤 0110, t4 뒤 1011이라 구간 t4~t5는 1011이라고 적었다.
  4. 甲은 t2 직후의 1100을 두 칸 채워진 상태로 그렸다. t3와 t4에서 더 밀리는 두 번이 빠져 구간 t4~t5의 값이 될 수 없다고 적었다. 클럭 에지를 두 번만 센 데서 생긴 실수라는 점도 함께 적었다.

  입력이 t1·t2에서 1, t3에서 0, t4에서 1, t5에서 0이므로 상승 에지마다 한 칸씩 밀려 t4 직후 Q0Q1Q2Q3=1011이고 t5 직전까지 유지되어 3번이 옳다.

• 79

  다음 카르노 맵(Karnaugh map)과 일치하는 논리식은?

  C D A B 00 01 11 10 00 1 0 1 1 01 1 1 0 1 11 1 1 0 1 10 1 0 0 1

  1. 1. A B C̄ + B C + D̄
  2. 2. A B̄ C + B C̄ + D
  3. 3. A B̄ C + B C̄ + D̄
  4. 4. Ā B̄ C + B C̄ + D̄

  정답 4번

  🔍 보기별 해설

  1. A B C̄ + B C + D̄는 B C가 ABCD=0111과 1111을 덮는데 이 두 칸은 맵에서 0이고, 1이어야 할 0011과 0101은 어느 항으로도 덮지 못해 맵과 일치하지 않으므로 옳지 않다.
  2. A B̄ C + B C̄ + D의 D 항은 D=1인 여덟 칸을 모두 1로 만드는데, 이 가운데 0001, 0111, 1001, 1011, 1111이 맵에서 0이라 맵과 일치하지 않으므로 옳지 않다.
  3. A B̄ C + B C̄ + D̄는 A B̄ C가 1010과 1011을 덮는데 1011이 맵에서 0이고, 1이어야 할 0011을 덮지 못해 한 칸은 넘치고 한 칸은 모자라므로 옳지 않다.
  4. D̄가 D=0인 여덟 칸을, B C̄가 0100과 1100 외에 0101, 1101을, Ā B̄ C가 0010과 0011을 덮어 1인 열한 칸을 빠짐없이 덮고 0인 칸은 하나도 덮지 않으므로 옳다(정답).

  🧮 풀이

  1. 甲은 첫 보기의 B C 항이 덮는 네 칸을 맵에서 짚었다. 0111과 1111이 0이라 이 보기가 맞지 않고 0011도 빠져 있다는 점을 적었다. 항 하나가 덮는 칸을 맵에서 하나씩 짚어 보면 틀린 보기가 쉽게 걸러진다.
  2. 甲은 D 항이 D=1인 여덟 칸을 모두 1로 만드는 것을 그렸다. 0001, 0111 등 0인 다섯 칸을 덮어 버려 이 보기가 틀렸다고 적었다. 항 하나가 덮는 칸 수를 세는 것이 이런 보기를 걸러 내는 가장 빠른 방법이다.
  3. 甲은 A B̄ C 항의 두 칸 1010과 1011을 맵에서 확인했다. 1011이 0이라는 점과 0011이 빠진 점을 나란히 표시했다. 항이 세 문자로 이루어져 덮는 칸이 두 개뿐인데도 오류가 생긴다는 점이 눈에 띈다.
  4. 甲은 맵의 1을 D=0의 여덟 칸과 나머지 세 칸으로 묶었다. 나머지 0101·1101은 B C̄로, 0011은 Ā B̄ C로 묶여 항이 이 보기와 같음을 확인했다. 이 세 묶음이 서로 겹치지 않고 맵의 1을 모두 채운다는 점을 확인해 정답을 골랐다.

  1인 열한 칸은 D̄ 여덟 칸, B C̄ 중 ABCD=0101·1101, Ā B̄ C 중 0011을 덮으면 모두 채워지므로 Ā B̄ C + B C̄ + D̄이며 4번이 옳다.

• 80

  역방향 항복영역에서 동작하도록 설계되어 양단 전압을 일정한 값으로 유지하는 다이오드는?

  1. 1. 광 다이오드(photo diode)
  2. 2. 제너 다이오드(zener diode)
  3. 3. 버랙터 다이오드(varactor diode)
  4. 4. 발광 다이오드(light-emitting diode)

  정답 2번

  🔍 보기별 해설

  1. 광 다이오드는 역방향 바이어스에서 빛을 받으면 광전류가 흘러 빛의 세기를 전기 신호로 바꾸는 소자이며, 항복 전압을 이용해 전압을 일정하게 유지하는 소자가 아니므로 옳지 않다.
  2. 제너 다이오드는 항복영역에서 전류가 크게 변해도 양단 전압이 거의 일정하게 유지되는 성질을 이용해 정전압 기준으로 쓰이므로 옳다(정답).
  3. 버랙터 다이오드는 역방향 전압에 따라 접합 정전용량이 바뀌는 가변 커패시터로 쓰이며, 항복이 아니라 항복 전 역방향에서 동작하므로 옳지 않다.
  4. 발광 다이오드는 순방향으로 전류를 흘려 전자와 정공이 재결합할 때 빛을 내는 소자라 역방향 항복영역에서 동작하지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 빛을 쬐는 역방향 다이오드에서 조도가 올라갈수록 전류가 늘어나는 그래프를 그렸다. 전압 고정 기능이 아니라 센서라고 적었다. 빛의 세기를 재는 소자라서 항복영역과 관계가 없다는 점을 확인했다.
  2. 甲은 입력이 흔들리는 전원에서 부하와 나란히 다이오드를 역방향으로 물린 회로를 그렸다. 항복전압에서 출력이 일정하게 유지되는 것을 보고 제너 다이오드라고 적었다. 이 성질이 정전압 회로에서 기준 전압으로 쓰이는 이유라고 적었다.
  3. 甲은 역방향 전압을 올릴수록 접합 커패시턴스가 줄어드는 곡선을 그렸다. 튜너에 쓰이는 가변 커패시터라고 적었다. 다이오드 이름 옆에 용도를 함께 적어 혼동을 줄였다.
  4. 甲은 순방향 전류가 흐를 때 빛이 나오는 표시등을 그렸다. 역방향 항복과는 무관하다고 표시했다. 발광 다이오드는 표시등으로 쓰이는 소자라서 전압을 고정하는 용도와는 다르다고 정리했다.

  역방향 항복영역에서 양단 전압을 일정하게 유지하는 정전압용 다이오드는 제너 다이오드이므로 2번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 81

  다음 중 작은 저항값을 갖는 부하를 구동하기 위한 전압버퍼로 사용하기에 가장 적절한 증폭기는?

  1. 1. 캐스코드증폭기
  2. 2. 공통컬렉터증폭기
  3. 3. 공통이미터증폭기
  4. 4. 공통베이스증폭기

  정답 2번

  🔍 보기별 해설

  1. 캐스코드증폭기는 공통이미터 위에 공통베이스를 쌓아 출력저항이 매우 커지므로, 작은 저항 부하 앞에서는 출력 전압이 대부분 내부 저항에 떨어져 전압버퍼로 쓰기에 적절하지 않아 옳지 않다.
  2. 공통컬렉터증폭기는 출력을 이미터에서 취해 출력저항이 1/g_m 정도로 작고 전압이득이 1에 가까워, 작은 저항 부하를 구동해도 전압이 거의 줄지 않으므로 전압버퍼로 적절하여 옳다(정답).
  3. 공통이미터증폭기는 전압이득이 크지만 출력저항이 컬렉터 저항 R_C 정도로 커서 작은 부하와 분압되어 이득이 크게 떨어지므로, 전압버퍼로 쓰기에 적절하지 않아 옳지 않다.
  4. 공통베이스증폭기는 입력저항이 매우 작고 전류이득이 1 이하이며 출력저항은 크므로, 신호원을 심하게 부하시키고 작은 부하를 구동하지 못해 전압버퍼로 적절하지 않아 옳지 않다.

  🧮 풀이

  1. 甲은 8 Ω 스피커를 바로 연결하는 앰프 출력단을 구상했다. 캐스코드는 출력저항이 커서 작은 부하와 분압되며 전압이 크게 줄어든다고 계산하고 이 보기를 지웠다. 출력저항이 큰 단이 낮은 부하 앞에서 이득을 잃는다는 원리를 확인한 셈이다.
  2. 甲은 에미터에서 신호를 꺼내는 회로의 출력저항을 1/g_m으로 적고 작은 저항 부하에 걸어 보았다. 전압이 거의 그대로 전달되는 것을 확인해 전압버퍼라고 표시했다. 이득이 1보다 약간 작아도 부하에 거의 전부가 전달되어 버퍼로 충분하다고 정리했다.
  3. 甲은 공통이미터의 출력저항이 R_C와 같은 것을 확인하고 작은 부하를 붙여 분압비를 구했다. 부하에 걸리는 전압이 크게 줄어 버퍼 역할을 못 한다고 적었다. 이 회로는 이득을 얻는 용도라 버퍼로는 맞지 않는다고 옆에 덧붙였다.
  4. 甲은 공통베이스의 입력저항이 매우 작다는 점을 표에 적었다. 신호원이 큰 부담을 받고 출력저항도 커서 전압 버퍼가 아니라 증폭용이라고 표시했다. 입력 쪽 부담이 커서 앞단이 신호를 밀어 넣기 힘들다는 점이 결정적이라고 정리했다.

  전압버퍼는 출력저항이 작고 전압이득이 1에 가까워야 작은 저항 부하를 구동해도 전압이 줄지 않으므로, 출력저항이 작은 공통컬렉터증폭기인 2번이 적절하다.

• 82

  10진수 －15를 8비트 2의 보수 형태로 표현하면?

  1. 1. 11110000
  2. 2. 11110001
  3. 3. 11110010
  4. 4. 11110011

  정답 2번

  🔍 보기별 해설

  1. 11110000은 00001111을 비트 반전만 한 1의 보수이고 여기에 1을 더하는 마지막 단계가 빠진 값이므로, 2의 보수 표현으로는 옳지 않다.
  2. 15는 00001111이고 이를 반전한 11110000에 1을 더하면 11110001이 되며, 자릿값으로 되돌려 −128+64+32+16+1=−15가 나와 검산도 맞으므로 옳다(정답).
  3. 11110010은 −128+64+32+16+2=−14이므로 −15보다 1이 큰 값이며, 반전한 11110000에 1이 아니라 2를 더한 것과 같아 옳지 않다.
  4. 11110011은 −128+64+32+16+3=−13으로 −15보다 2가 큰 값이므로, 반전한 값에 1이 아니라 3을 더한 것과 같아 옳지 않다.

  🧮 풀이

  1. 甲은 15를 이진수 00001111로 적고 모든 비트를 뒤집어 11110000을 얻었다. 여기서 멈추면 1의 보수라는 점을 알고 1을 더하는 단계를 이어 적었다. 이 단계를 빼면 1의 보수가 되어 오답 11110000이 된다는 점도 함께 적었다.
  2. 甲은 11110001의 최상위 비트가 −128의 가중을 갖는다는 점을 이용해 되돌려 계산했다. −128에 64, 32, 16, 1을 더해 −15가 나오는 것을 확인했다. 부호 비트까지 포함해 여덟 자리를 모두 더했다는 점을 검산 표에 남겼다.
  3. 甲은 11110010을 자릿값으로 풀어 −14가 되는 것을 보았다. 이 값은 −15보다 하나 위라서 반전한 값에 2를 더한 결과라는 점을 옆에 표시했다. 반전한 값에 더한 수가 몇인지를 거꾸로 세면 오류의 자리가 바로 드러난다고 적었다.
  4. 甲은 11110011을 자릿값으로 풀어 −13이 나오는 것을 확인했다. 정답과 2만큼 어긋난 값이라 보수를 취한 뒤 더한 수가 틀렸다고 적어 두었다. 같은 방식으로 보기 넷을 모두 십진수로 바꿔 정답만 −15임을 확인했다.

  −15의 2의 보수는 15=00001111을 비트 반전한 11110000에 1을 더한 11110001이므로 2번이 옳다.

• 83

  OSI(open system interconnection) 계층 중 송신 프로세스와 수신 프로세스를 서로 연결하는 기능을 수행하는 것으로서, 프로세스를 구분하기 위해 포트 번호를 부여하는 계층은?

  1. 1. 세션(session) 계층
  2. 2. 전송(transport) 계층
  3. 3. 네트워크(network) 계층
  4. 4. 데이터링크(data link) 계층

  정답 2번

  🔍 보기별 해설

  1. 세션 계층은 응용 프로그램 사이 대화의 시작·유지·종료와 동기화를 관리할 뿐이고, 프로세스를 구분하기 위한 포트 번호를 부여하는 계층이 아니므로 옳지 않다.
  2. 전송 계층은 TCP와 UDP로 종단 간 통신을 제공하고 포트 번호로 송신 프로세스와 수신 프로세스를 구분해 연결하므로, 문제의 설명에 해당하는 계층이어서 옳다(정답).
  3. 네트워크 계층은 IP 주소로 호스트를 식별해 경로를 정하는 계층이라 호스트 사이 전달을 맡을 뿐이고, 프로세스를 구분하는 포트 번호를 쓰지 않으므로 옳지 않다.
  4. 데이터링크 계층은 MAC 주소로 인접한 장치 사이의 프레임 전달과 오류 검출을 맡으며 프로세스 단위의 연결과는 거리가 있으므로 옳지 않다.

  🧮 풀이

  1. 甲은 웹 브라우저와 메일 프로그램이 한 컴퓨터에서 동시에 통신하는 장면을 떠올렸다. 대화의 시작과 종료를 관리하는 것이 세션 계층의 몫이고 두 프로그램을 나누는 일은 아니라고 적었다. 이 관점에서 세션 계층과 전송 계층의 역할이 갈린다는 점을 정리했다.
  2. 甲은 같은 IP 주소로 들어온 패킷을 80번과 25번 포트로 나누어 각 프로그램에 넘기는 그림을 그렸다. 이 일이 전송 계층의 몫이라고 적고 이 보기를 골랐다. 이 구분이 전송 계층의 핵심 기능이라 다른 계층과 혼동하지 않는다고 적었다.
  3. 甲은 라우터가 IP 주소만 보고 다음 경로를 정하는 장면을 그렸다. 포트 번호는 보지 않는다는 점을 확인해 네트워크 계층을 지웠다. 주소가 호스트 단위인지 프로그램 단위인지가 계층을 가르는 기준이라고 정리했다.
  4. 甲은 같은 스위치에 매달린 두 장치가 MAC 주소로 프레임을 주고받는 그림을 그렸다. 이 계층은 프로그램을 가르지 않는다는 점을 짚었다. 이 계층은 같은 링크 안에서만 통하는 주소를 쓴다는 점도 함께 표시했다.

  송신 프로세스와 수신 프로세스를 잇고 포트 번호로 프로세스를 구분하는 계층은 종단 간 통신을 맡는 전송 계층이므로 2번이 옳다.

• 84

  FM 송신단에 사용되는 프리엠퍼시스(pre-emphasis) 필터와 FM 수신단에 사용되는 디엠퍼시스(de-emphasis) 필터를 바르게 연결한 것은?

  프리엠퍼시스 디엠퍼시스

  1. 1. 고역통과필터 저역통과필터
  2. 2. 고역통과필터 고역통과필터
  3. 3. 저역통과필터 저역통과필터
  4. 4. 저역통과필터 고역통과필터

  정답 1번

  🔍 보기별 해설

  1. 송신단 프리엠퍼시스는 고주파를 높여 주는 고역통과 성격이고 수신단 디엠퍼시스는 고주파를 깎아 원래 신호로 되돌리는 저역통과 성격이므로, 이 짝이 옳다(정답).
  2. 수신단까지 고역통과로 두면 송신단에서 높인 고주파를 수신단이 다시 높여 왜곡이 두 배가 되고 잡음도 늘어 원래 신호로 되돌릴 수 없으므로 옳지 않다.
  3. 송신단에 저역통과를 두면 FM에서 잡음에 약한 고주파 성분을 오히려 깎아 잡음 대비를 악화시키므로, 두 곳 모두 저역통과로 둔 이 짝은 옳지 않다.
  4. 저역통과와 고역통과를 서로 바꿔 놓은 짝으로, 송신단에서 고주파를 깎고 수신단에서 다시 높이면 수신단이 잡음까지 함께 증폭해 목적과 반대이므로 옳지 않다.

  🧮 풀이

  1. 甲은 FM 수신기 출력의 잡음이 주파수에 비례해 커지는 삼각형 스펙트럼을 그렸다. 높은 주파수의 음성을 송신단에서 미리 키워 주고 수신단에서 낮춘다고 적었다. 이 모양 때문에 고주파를 미리 키우는 처리가 필요하다는 설명이 나온다.
  2. 甲은 송신단과 수신단 필터를 모두 고역통과로 잇는 그림을 그렸다. 두 번 높인 고주파가 원래 모양으로 돌아오지 않는다는 점을 확인했다. 복원되지 않는 이유가 두 번 강조한 데 있다는 점을 화살표로 이었다.
  3. 甲은 두 필터를 모두 저역통과로 놓았을 때의 주파수 응답을 그렸다. 송신 때 이미 깎인 고주파가 복원되지 않는다는 점을 표시했다. 고주파 잡음이 상대적으로 커진다는 점에서 이 짝이 목적과 어긋난다고 정리했다.
  4. 甲은 송신 저역통과와 수신 고역통과를 이은 그림을 그렸다. 수신단에서 고주파를 키우면 잡음도 함께 커진다는 점을 짚어 이 짝을 지웠다. 프리엠퍼시스와 디엠퍼시스가 서로 반대 특성이어야 한다는 원칙을 적어 두었다.

  FM 잡음은 고주파에서 커지므로 송신단에서 고주파를 미리 강조하는 고역통과 성격의 프리엠퍼시스를 쓰고, 수신단에서 그 강조분을 되돌리며 잡음도 줄이는 저역통과 성격의 디엠퍼시스를 쓰므로 1번이 옳다.

• 85

  다음 (가) 입력 v(i n) 을 (나) 회로에 인가했을 때, 출력 전압 v_out 의 최댓값과 최솟값의 합[V]은? (단, 다이오드는 이상적이다)

  1. 1. －8
  2. 2. －5
  3. 3. 5
  4. 4. 8

  정답 4번

  🔍 보기별 해설

  1. −8은 다이오드를 반대로 보고 배터리를 입력에서 뺀 v_in−3이 −3 V 아래에서 도통하는 것으로 계산해 최솟값 −8 V, 최댓값 0 V를 얻은 값이라 그림의 방향과 반대이므로 옳지 않다.
  2. −5는 배터리를 무시하고 다이오드가 음의 반주기만 통과시킨다고 본 값으로 최솟값 −5 V와 최댓값 0 V의 합인데, 그림의 다이오드는 애노드가 입력 쪽이라 양의 방향으로 도통하므로 옳지 않다.
  3. 5는 배터리 3 V를 계산에 넣지 않은 단순 반파정류에서 최댓값 5 V와 최솟값 0 V의 합을 구한 값이라, 문턱을 −3 V로 낮추고 출력을 3 V 올리는 배터리의 효과가 빠져 옳지 않다.
  4. 도통 구간에서 최댓값은 5+3=8 V이고 v_in≤−3 V에서는 다이오드가 꺼져 출력이 0 V이므로 최솟값이 0 V가 되어 합이 8 V이므로 옳다(정답).

  🧮 풀이

  1. 甲은 다이오드와 배터리의 방향을 반대로 그려 놓고 출력이 음수 쪽으로 가는 것을 계산했다. 그림과 방향이 달라 −8이 나온 것이라 표시했다. 이 값이 나오려면 다이오드와 배터리 방향이 둘 다 달라야 한다는 점을 덧붙였다.
  2. 甲은 배터리를 빼고 다이오드 방향만 뒤집어 본 회로에서 출력이 −5 V까지 내려가는 것을 그렸다. 실제 그림은 반대 방향이라 해당하지 않는다고 적었다. 그림의 애노드 쪽이 입력이라는 점 하나만으로도 이 보기를 걸러 낼 수 있다고 적었다.
  3. 甲은 3 V 전지를 떼어 낸 채 다이오드와 저항만 남긴 회로에 사인파를 넣어 보았다. 출력은 양의 반주기에서만 5 V까지 오르고 음의 구간은 0이 되어 합이 5로 나오는데, 전지의 몫인 3 V가 빠졌다고 짚었다.
  4. 甲은 입력 사인파를 −5에서 5까지 그리고 v_in+3이 0이 되는 −3 V 지점에 선을 그었다. 그 위쪽에서만 출력이 나오고 최댓값이 8 V임을 적어 합 8을 얻었다. 그 아래 구간에서는 출력이 0으로 평평하게 놓인다는 점을 그림에 그었다.

  배터리 3 V가 입력에 더해져 다이오드 애노드 전압이 v_in+3 V이므로 v_in>−3 V에서 도통해 출력이 v_in+3이 되고, 최댓값 8 V와 최솟값 0 V의 합은 8 V이므로 4번이 옳다.

• 86

  다음 진리표를 갖는 출력 F 의 논리식은? (단, ×는 무관항이다)

  A B C D F 0 0 0 0 × 0 0 0 1 1 0 0 1 0 × 0 0 1 1 1 0 1 0 0 × 0 1 0 1 1 0 1 1 0 1 0 1 1 1 × 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1

  1. 1. Ā + B · C̄ · D̄ + B · C · D
  2. 2. Ā + B̄ · C · D̄ + B̄ · C̄ · D
  3. 3. A + B · C̄ · D + B · C · D̄
  4. 4. A + B̄ · C · D̄ + B̄ · C̄ · D

  정답 1번

  🔍 보기별 해설

  1. Ā는 A=0인 여덟 칸을 모두 1로 묶는데 이 칸들은 1이거나 무관항이고, B C̄ D̄와 B C D가 A=1일 때의 1인 칸 1100과 1111만 덮어 식과 표가 모두 맞으므로 옳다(정답).
  2. Ā는 맞지만 B̄ C D̄는 ABCD=1010을 덮는데 표에서 이 칸은 0이라, A=1인 칸에서 0을 1로 만들어 표와 어긋나므로 옳지 않다.
  3. A로 시작하는 식은 A=1인 여덟 칸이 모두 1이 되는데 표에서 1000~1011, 1101, 1110은 0이라 어긋나고 A=0 쪽의 1도 덮지 못하므로 옳지 않다.
  4. A로 시작하는 식은 A=1인 칸을 전부 1로 만들어 표에서 0인 여섯 칸과 어긋나고, 뒤의 두 항도 A=0 쪽에서 표의 1인 칸 일부만 덮어 다 채우지 못하므로 옳지 않다.

  🧮 풀이

  1. 甲은 진리표에서 A가 0인 여덟 행이 모두 1이거나 무관항이라는 점을 확인했다. 이 여덟 행을 Ā 하나로 묶고, A=1에서 1인 12번과 15번 행만 두 항으로 묶어 식을 세웠다. 그 결과 항이 셋뿐인 간단한 식이 되고 표의 모든 1을 덮는다는 점을 확인했다.
  2. 甲은 두 번째 보기의 B̄ C D̄ 항이 1010 행을 1로 만드는 것을 표에서 짚었다. 그 행은 0이라 식이 표와 어긋난다고 표시했다. 이 하나의 행만으로도 두 번째 보기를 지울 근거가 충분하다고 적었다.
  3. 甲은 A가 맨 앞에 붙은 식을 A=1 행에 넣어 보았다. 0이어야 할 행이 여섯이나 1이 되어 표와 크게 어긋난다고 적었다. 무관항 자리가 몇 개인지와 상관없이 0인 행을 덮으면 탈락이라고 정리했다.
  4. 甲은 A로 시작하는 네 번째 보기를 A=1 행에 넣어 보았다. 0인 여섯 행이 1로 바뀌고 A=0 쪽의 1도 다 덮지 못하는 것을 확인했다. 첫 항 A가 이미 반이 넘는 행을 잘못 덮는다는 점이 가장 큰 결함이라고 표시했다.

  무관항을 1로 취급하면 A=0인 여덟 행이 전부 채워져 첫 항이 Ā 하나로 끝나고, A=1 쪽은 1인 행 12번과 15번만 남아 이를 두 항 B C̄ D̄와 B C D로 덮은 1번이 옳다.

• 87

  다음 회로에서 스위치가 오랜 시간 동안 열린 상태에 있다가 t ＝ 0 [s]일 때 닫힌다면 i_C (0^(+)) [A], v_C (∞) [V], i_L (∞) [A]는?

  UNDER i_C (0^(+)) UNDER v_C (∞) UNDER i_L (∞)

  1. 1. －8 0 6
  2. 2. －8 6 0
  3. 3. 8 0 6
  4. 4. 8 6 0

  정답 1번

  🔍 보기별 해설

  1. 닫히기 직전 v_C=24 V가 유지되므로 i_C(0⁺)=−24 V/3 Ω=−8 A(커패시터가 방전하는 방향)이고 v_C(∞)=0, 인덕터가 단락되어 i_L(∞)=24/4=6 A이므로 옳다(정답).
  2. i_C(0⁺)=−8 A는 맞지만 v_C(∞)를 6 V로, i_L(∞)을 0으로 적어 커패시터 전압과 인덕터 전류의 자리를 서로 바꾼 것이라, 방전이 끝나 v_C=0이고 인덕터 전류가 6 A가 되는 사실과 어긋나 옳지 않다.
  3. v_C(∞)=0과 i_L(∞)=6 A는 맞지만 i_C(0⁺)를 +8 A로 적어 전류 방향을 잘못 잡은 것이라, 표시된 i_C가 커패시터로 들어가는 방향이므로 방전 때는 −8 A여야 하므로 옳지 않다.
  4. 방전 전류를 +8 A로 적고 v_C(∞)를 6 V, i_L(∞)을 0으로 바꿔 놓은 값이라 i_C의 부호와 두 정상 상태 값의 자리가 모두 어긋나 세 값 모두 해석과 맞지 않으므로 옳지 않다.

  🧮 풀이

  1. 甲은 스위치가 열린 채 오래 두면 커패시터가 24 V에 이르고 전류가 0이라는 점을 적었다. 닫히는 순간 그 24 V가 3Ω에 걸려 방전 전류가 −8 A이고 나중에는 6 A가 인덕터로 흐른다고 정리했다.
  2. 甲은 스위치를 닫은 뒤 두 가지가 언제 어떤 값에 이르는지 시간 순서로 그렸다. 커패시터 전압은 0으로, 인덕터 전류는 6 A로 가므로 둘을 바꿔 적은 보기는 틀렸다고 표시했다. 이 구분이 스위치 전후의 초기값과 나중값을 헷갈리지 않는 요령이라고 덧붙였다.
  3. 甲은 i_C 화살표가 커패시터의 + 단자로 들어가는 방향임을 그림에서 확인했다. 방전 전류는 그 반대라 부호가 음수이고 크기만 8 A라고 적었다. 전류 방향이 소자의 표시와 같은지를 먼저 보는 습관이 필요하다고 정리했다.
  4. 甲은 세 값의 부호와 자리를 하나씩 정답과 견주었다. 전류 부호와 전압, 전류의 자리가 모두 다르다는 점을 표에 나란히 적어 두었다. 세 값을 한 번에 견주면 어느 것이 어긋났는지 곧바로 눈에 들어온다고 적었다.

  스위치가 열려 있던 오랜 시간 동안 커패시터는 24 V까지 충전되고 인덕터 전류는 0이므로 닫히는 순간 3Ω에 −24/3=−8 A가 흐르며, 충분한 시간 뒤에는 v_C=0, i_L=24/4=6 A가 되므로 1번이 옳다.

• 88

  반도체 다이오드에 대한 설명으로 옳지 않은 것은?

  1. 1. 순방향 바이어스에서는 주로 확산(diffusion)에 의해서 전류가 흐른다.
  2. 2. 동작 온도가 올라가면 역방향 바이어스 영역의 동일 전압에서 흐르는 전류 절댓값이 커진다.
  3. 3. GaAs 화합물 다이오드는 Si 다이오드보다 전하이동도가 우수하여 고속 동작에 주로 이용된다.
  4. 4. 제너 다이오드는 순방향 바이어스 영역의 항복현상을 이용하여 전원 안정화 회로에 사용된다.

  정답 4번

  🔍 보기별 해설

  1. 순방향 바이어스에서는 접합 장벽이 낮아져 캐리어가 접합을 넘어 퍼지는 확산으로 전류가 흐르므로, 주로 확산에 의해 전류가 흐른다는 이 설명은 옳다.
  2. 온도가 오르면 열적으로 생기는 소수 캐리어가 늘어 역포화 전류가 커지므로, 역방향 같은 전압에서 흐르는 전류의 절댓값이 커진다는 이 설명은 옳다.
  3. GaAs는 전자 이동도가 Si보다 커서 고속·고주파 소자에 쓰이므로, 전하이동도가 우수해 고속 동작에 주로 이용된다는 이 설명은 옳다.
  4. 제너 다이오드는 역방향 전압이 항복전압에 이르러 전류가 크게 늘어도 양단 전압이 거의 일정한 성질을 이용하므로, 순방향 항복을 이용한다는 이 설명은 옳지 않다(정답).

  🧮 풀이

  1. 甲은 순방향 전압을 걸어 접합 장벽이 낮아지는 그림을 그렸다. 캐리어가 접합을 넘어 퍼져 나가는 확산 전류가 주된 흐름이라고 적었다. 이 확산 전류가 순방향 전류의 대부분을 차지한다는 점을 그림 아래 적었다.
  2. 甲은 온도를 올렸을 때 열로 생기는 캐리어가 늘어나 역방향 전류가 커지는 그래프를 그렸다. 같은 역방향 전압에서 전류 절댓값이 커진다고 정리했다. 온도가 올라도 순방향 특성과 달리 역방향 전류가 눈에 띄게 커진다는 점을 표시했다.
  3. 甲은 GaAs와 Si의 전자 이동도를 나란히 적었다. 이동도가 큰 쪽이 고속 소자에 쓰인다는 점을 표시했다. 그래서 GaAs 소자가 고주파 회로에 자주 쓰인다는 점도 옆에 붙였다.
  4. 甲은 제너 다이오드의 전류-전압 곡선을 그리고 항복이 나타나는 쪽이 역방향임을 표시했다. 순방향 항복이라고 쓴 보기를 틀렸다고 적었다. 정전압 회로에서 제너가 역방향으로 연결되는 이유도 이 곡선으로 설명된다고 적었다.

  제너 다이오드는 순방향이 아니라 역방향 바이어스 영역의 항복현상을 이용해 전압을 일정하게 유지하므로, 순방향 항복을 이용한다는 4번이 옳지 않다.

• 89

  다음 증폭기 회로의 전압이득 | V_out/(V(i n)) | 에 비례하는 것으로 옳은 것만을 모두 고르면? (단, I_B 는 이상적인 정전류원이고 C ＝ ∞ , BJT Q_1 은 활성영역에서 동작한다)

  ㄱ. 저항 R

  ㄴ. Q_1 의 이미터 면적

  ㄷ. 바이어스 전류 I_B

  ㄹ. 바이어스 전압 V_CC

  1. 1. ㄱ, ㄴ
  2. 2. ㄱ, ㄷ
  3. 3. ㄴ, ㄹ
  4. 4. ㄷ, ㄹ

  정답 2번

  🔍 보기별 해설

  1. 이미터가 커패시터로 교류 접지되어 있어 이득이 g_m·R이고 R은 g_m과 그대로 곱해지는 값이므로, 이득이 R에 비례한다는 이 진술은 옳다.
  2. 이미터 면적은 포화전류 I_S를 바꿀 뿐이고 전류가 I_B로 정해져 있으면 g_m=I_C/V_T가 면적과 무관하므로, 이득이 이미터 면적에 비례한다는 이 진술은 옳지 않다.
  3. 정전류원 I_B가 컬렉터 전류를 정하므로 g_m=I_C/V_T가 I_B에 비례하고 이득 g_m R도 I_B에 비례하므로, 이 진술은 옳다.
  4. 전원 V_CC는 동작점 전압을 정할 뿐 컬렉터 전류가 I_B로 고정되어 있어 g_m이 바뀌지 않으므로, 이득이 V_CC에 비례한다는 이 진술은 옳지 않다.

  🧮 풀이

  1. 甲은 이미터를 접지한 교류 등가회로를 그려 출력 전압이 −g_m R v_in임을 적었다. R을 두 배로 하면 이득도 두 배가 되는 것을 확인했다. 이 식에서 이득은 g_m과 R에만 달려 있다는 점도 한눈에 보이도록 표시했다.
  2. 甲은 이미터 면적을 두 배로 한 소자의 I_C-V_BE 곡선을 그렸다. 전류를 I_B로 고정하면 g_m이 같은 값이라 이득이 그대로라는 점을 표시했다. 면적은 곡선을 좌우로 옮길 뿐이라는 점이 이 진술이 틀린 이유라고 정리했다.
  3. 甲은 I_B를 두 배로 올렸을 때의 g_m을 계산했다. g_m=I_C/V_T가 두 배가 되어 이득이 같은 비율로 늘어난다고 적었다. 결국 이득이 I_B에 비례한다는 진술이 옳다는 결론으로 이어졌다.
  4. 甲은 V_CC를 올려도 컬렉터 전류가 정전류원으로 고정된다는 점을 회로에 표시했다. g_m이 바뀌지 않아 이득이 그대로라는 점을 적었다. 바이어스 전원 전압은 이득 식에 들어가지 않는다는 점을 확인했다.

  이미터가 커패시터로 교류 접지되면 전압이득은 g_m R이고 g_m=I_C/V_T≈I_B/V_T이므로 이득은 R과 I_B에 비례하여 ㄱ, ㄷ이 옳고 정답은 2번이다.

• 90

  다음 4 × 1 멀티플렉서에서 출력 Z 의 논리식은? (단, 데이터선택 입력의 순서는 다음과 같다)

  1. 1. A · C̄ + B · C̄
  2. 2. A · B̄ + B̄ ·C + Ā · B · C̄
  3. 3. A · C̄ + B · C̄ + Ā · B̄ · C
  4. 4. Ā · B̄ · C + Ā · B · C̄ + A · B̄ · C̄

  정답 2번

  🔍 보기별 해설

  1. A C̄+B C̄는 C=0일 때 A 또는 B가 1이면 1이 되는 식인데, 이 MUX는 A=1, B=0에서 C와 무관하게 1이 나오므로 C=1인 1 0 1 행에서 식이 0이 되어 어긋나 옳지 않다.
  2. I0=C, I1=C̄, I2=1, I3=0이라 Z=Ā B̄ C+Ā B C̄+A B̄이고, A B̄가 C를 가리지 않고 1이라 A B̄+B̄ C로 줄어 A B̄+B̄ C+Ā B C̄와 같으므로 옳다(정답).
  3. A C̄+B C̄+Ā B̄ C는 A=B=1인 1 1 0 행을 1로 만드는데, 이 MUX는 A=B=1에서 I3=0을 고르므로 Z=0이라 어긋나며 1 0 1 행도 놓치므로 옳지 않다.
  4. Ā B̄ C+Ā B C̄+A B̄ C̄는 A B̄ 선택에서 I2=1이 항상 나와야 하는데 C̄일 때만 1로 적어 1 0 1 행이 빠지므로 옳지 않다.

  🧮 풀이

  1. 甲은 A=1, B=0을 넣고 C를 0과 1로 바꿔 보았다. 두 경우 모두 I2인 1이 나와 C에 의존하는 식은 틀린다고 적었다. 이렇게 넣어 보면 식 하나가 한 행에서 틀리는지가 곧바로 드러난다.
  2. 甲은 네 선택 조합마다 골라지는 입력을 C, C̄, 1, 0으로 적고 곱항을 이었다. 흡수법칙으로 A B̄+B̄ C+Ā B C̄를 얻어 보기와 맞춰 보았다. 세 항이 남는 꼴이 보기 2번과 같다는 점까지 맞춰 확인했다.
  3. 甲은 A=1, B=1을 넣어 I3인 0이 골라지는 것을 확인했다. 그런데 식이 C=0에서 1이 되어 이 보기를 지웠다. 틀린 행이 하나만 나와도 그 보기는 탈락이라는 판단 기준을 적었다.
  4. 甲은 A=1, B=0, C=1 행을 표에서 짚었다. I2인 1이 나와야 하는데 네 번째 식은 0이라 한 행이 빠졌다고 표시했다. 빠진 곱항이 정확히 어느 행인지를 밝혀 두어 검산이 쉽도록 했다.

  선택 입력 A B에 따라 Z=Ā B̄ C+Ā B C̄+A B̄·1+A B·0이고, A B̄+Ā B̄ C=A B̄+B̄ C로 줄어 A B̄+B̄ C+Ā B C̄가 되므로 2번이 옳다.

• 9급 전자 기출 100문항 · 자동복습과 예상점수까지 무료로 →
• 91

  다음 회로에서 R_4 에 흐르는 전류 I [A]는?

  1. 1. 1
  2. 2. 2
  3. 3. 3
  4. 4. 4

  정답 4번

  🔍 보기별 해설

  1. I=1 A는 노드 전압이 6 V일 때인데 KCL로 들어오는 전류가 (84−6)/12+(21−6)/3=11.5 A이고 R4에는 1 A만 흘러 합이 맞지 않으므로 옳지 않다.
  2. 2 A는 84 V만 켠 몫 12 V/6 Ω 또는 21 V만 켠 몫 12 V/6 Ω 하나만 센 값이라, 두 전원의 기여를 겹쳐 더하지 않은 것이므로 옳지 않다.
  3. 3 A는 노드 전압 18 V일 때인데 KCL로 들어오는 전류가 (84−18)/12+(21−18)/3=6.5 A이고 R4에는 3 A만 흘러 맞지 않으므로 옳지 않다.
  4. 84 V 쪽은 R3와 R4∥R5=2 Ω의 분압으로 12 V, 21 V 쪽은 R5 뒤 R3∥R4=4 Ω의 분압으로 12 V를 기여해 노드가 24 V이므로 I=24/6=4 A가 되어 옳다(정답).

  🧮 풀이

  1. 甲은 노드 전압을 6 V로 가정해 각 가지의 전류를 세어 보았다. 들어오는 전류가 11.5 A인데 R4는 1 A뿐이라 KCL이 어긋난다고 적었다. 이 검산 방식으로 다른 보기도 같은 순서로 걸러낼 수 있다고 적었다.
  2. 甲은 두 전원을 하나씩만 켜고 R4 전압을 구했다. 각각 12 V라 전류가 2 A씩이고 둘을 합해야 4 A가 된다는 점을 표시했다. 이렇게 하면 어느 전원의 기여가 몇 볼트인지가 한눈에 보인다고 정리했다.
  3. 甲은 노드 전압을 18 V로 가정해 키르히호프 전류 법칙을 세어 보았다. 6.5 A와 3 A가 맞지 않아 이 보기를 지웠다. 들어오는 전류와 R4 전류가 일치하지 않는 것이 오답의 신호라고 적었다.
  4. 甲은 R1과 R2 사이에 도선이 걸려 있어 두 저항이 단락된 것을 알아보았다. 84 V가 R3에 곧바로 걸린다고 적고 노드 방정식으로 24 V를 얻어 4 A를 구했다. 이 한 줄을 먼저 알아채면 계산이 두 번의 분압만으로 끝난다고 덧붙였다.

  R1, R2 양단이 그림의 도선으로 단락되어 84 V가 R3에 바로 걸리므로 R4 위 노드 전압을 V로 놓으면 (84−V)/12+(21−V)/3=V/6에서 V=24 V이고 I=24/6=4 A이므로 4번이 옳다.

• 92

  MOSFET과 BJT의 특징으로 옳은 것만을 모두 고르면?

  ㄱ. MOSFET은 BJT보다 전력 소모가 크다.

  ㄴ. MOSFET은 전계효과로 전류가 제어된다.

  ㄷ. MOSFET은 게이트 단자가 절연되어 있다.

  ㄹ. MOSFET와 BJT 모두 전자와 정공 두 종류의 캐리어에 의해 전류가 형성된다.

  1. 1. ㄱ, ㄴ
  2. 2. ㄱ, ㄹ
  3. 3. ㄴ, ㄷ
  4. 4. ㄷ, ㄹ

  정답 3번

  🔍 보기별 해설

  1. MOSFET은 게이트 전류가 거의 없고 구동 전력이 작아 BJT보다 전력 소모가 작으므로, 전력 소모가 더 크다는 이 진술은 옳지 않다.
  2. MOSFET은 게이트 전압이 만드는 전계로 채널의 캐리어 밀도를 바꾸어 전류를 제어하므로, 전계효과로 제어된다는 이 진술은 옳다.
  3. MOSFET의 게이트는 산화막으로 채널과 절연되어 있어 게이트 전류가 거의 흐르지 않으므로, 게이트 단자가 절연되어 있다는 이 진술은 옳다.
  4. MOSFET은 채널의 전자 또는 정공 한 종류만으로 전류가 흐르는 단극성 소자이고 두 종류가 모두 쓰이는 것은 BJT뿐이므로, 두 소자 모두 그렇다는 이 진술은 옳지 않다.

  🧮 풀이

  1. 甲은 두 소자의 입력단 전류를 비교했다. MOSFET 게이트는 거의 전류를 받지 않아 구동에 드는 전력이 작다는 점을 적고 ㄱ을 틀렸다고 표시했다. 이 점이 MOSFET이 저전력 회로에 많이 쓰이는 이유라고 정리했다.
  2. 甲은 게이트 전압을 올릴수록 채널이 넓어지는 그림을 그렸다. 전압이 만든 전계가 전류를 제어한다는 점을 적었다. 소스와 드레인 사이 전류가 이 전계로 조절된다는 점을 옆에 표시했다.
  3. 甲은 게이트와 채널 사이에 산화막이 끼어 있는 단면도를 그렸다. 산화막 때문에 게이트로 전류가 흐르지 않는다고 적었다. 이 절연 구조가 MOSFET의 높은 입력저항의 원인이라고 적었다.
  4. 甲은 n채널 MOSFET 채널에 전자만 흐르는 모습을 그렸다. 두 캐리어가 모두 전류에 참여하는 BJT와 달라 ㄹ이 틀렸다고 표시했다. BJT는 두 종류가 함께 쓰이는 양극성 소자라는 대비도 함께 적었다.

  ㄴ MOSFET은 전계효과로 전류가 제어되고 ㄷ 게이트가 절연되어 있어 옳으며, ㄱ은 MOSFET의 전력 소모가 BJT보다 작고 ㄹ은 MOSFET이 단일 캐리어라 틀리므로 정답은 3번이다.

• 93

  다음 전력용 MOSFET에 대한 설명으로 옳지 않은 것은? (단, 소스－드레인 사이의 PN 다이오드는 제조공정에서 만들어지는 내장된 내부 다이오드이다)

  1. 1. 턴오프 상태일 때는 내부 다이오드로 전류가 흐를 수 없다.
  2. 2. 드레인( D ), 소스( S ), 게이트( G )의 3단자로 이루어진 반도체 스위칭 소자이다.
  3. 3. 내부 다이오드의 역회복시간(reverse recovery time)이 상대적으로 느리기 때문에 고속 스위칭 회로에는 외부에 고속 다이오드를 추가한다.
  4. 4. 게이트－소스 전압 v_GS 에 문턱전압(threshold voltage)보다 큰 양의 전압을 인가하면 드레인과 소스 사이는 턴온 상태로 전류 i_D 가 흐르게 된다.

  정답 1번

  🔍 보기별 해설

  1. 내부 다이오드는 소스가 애노드, 드레인이 캐소드로 이어져 있어 MOSFET이 꺼진 상태에서도 소스-드레인 역방향 전압이 걸리면 순방향으로 도통하므로, 전류가 흐를 수 없다는 이 설명은 옳지 않다(정답).
  2. 전력용 MOSFET은 드레인, 소스, 게이트의 세 단자로 이루어져 게이트 신호로 드레인-소스 사이를 켜고 끄는 스위칭 소자이므로, 이 설명은 옳다.
  3. 내부 다이오드는 역회복시간이 상대적으로 길어 고속 스위칭에서 손실과 스파이크를 만들기 때문에 외부에 고속 다이오드를 붙이므로, 이 설명은 옳다.
  4. 게이트-소스 전압이 문턱전압을 넘는 양의 값이 되면 채널이 형성되어 드레인-소스가 턴온하고 전류 i_D가 흐르므로, 이 설명은 옳다.

  🧮 풀이

  1. 甲은 그림에서 다이오드가 소스에서 드레인 쪽으로 향한 것을 짚었다. 꺼진 상태에서 소스 쪽이 더 높은 전압이면 이 다이오드로 전류가 흐른다고 적고 이 보기를 골랐다. 이 방향 때문에 꺼진 상태에서도 역방향 전류는 다이오드를 타고 흐른다고 표시했다.
  2. 甲은 그림의 세 단자 D, S, G에 이름을 붙였다. 게이트 신호로 드레인과 소스 사이를 개폐하는 스위치라고 적었다. 스위칭 소자로 쓰이는 기본 구조가 이 세 단자에 있다는 점을 확인했다.
  3. 甲은 내부 다이오드의 역회복 파형을 그렸다. 회복이 느리면 스위칭 순간 손실이 커져 외부에 빠른 다이오드를 붙인다고 적었다. 이 때문에 인버터 회로에서는 외부 고속 다이오드를 병렬로 붙인다고 정리했다.
  4. 甲은 게이트 전압을 문턱전압 위로 올리는 그림을 그렸다. 채널이 만들어져 드레인에서 소스로 i_D가 흐른다고 표시했다. 문턱전압이 몇 볼트인지는 소자마다 다르다는 점도 덧붙였다.

  전력용 MOSFET의 내부 다이오드는 소스에서 드레인 방향으로 도통할 수 있어 턴오프 상태에서도 역방향 전류가 이 다이오드로 흐르므로, 전류가 흐를 수 없다는 1번이 옳지 않다.

• 94

  다음 발진기 회로에 대한 설명으로 옳지 않은 것은? (단, 발진기의 전압이득은 A , 귀환 계수는 β 이다)

  1. 1. | β | = C_2/C_1 이다.
  2. 2. 콜피츠발진기 회로이다.
  3. 3. A β > 1 일 때 발진이 시작된다.
  4. 4. 발진주파수 f_r ＝ 1/(2 π √(L((C_1 C_2)/(C_1 + C_2)))) [Hz]이다.

  정답 1번

  🔍 보기별 해설

  1. 탱크에서 같은 전류가 흐르는 두 커패시터의 전압은 용량에 반비례하므로 귀환계수는 (1/C2)/(1/C1)=C1/C2이며, 분자와 분모를 뒤집은 C2/C1이라는 이 설명은 옳지 않다(정답).
  2. 인덕터 하나와 두 개의 커패시터로 탱크를 만들고 커패시터 접속점에서 귀환을 취하는 구조는 콜피츠발진기의 특징이므로, 이 설명은 옳다.
  3. 발진이 시작되려면 루프 이득 Aβ가 1보다 커서 진폭이 자라야 하고 이후 비선형성으로 1로 안정되므로, Aβ>1일 때 시작한다는 이 설명은 옳다.
  4. 탱크의 공진은 인덕터 L과 두 커패시터의 직렬 합성 C1C2/(C1+C2)로 정해지므로, f_r=1/(2π√(L·C1C2/(C1+C2)))라는 이 설명은 옳다.

  🧮 풀이

  1. 甲은 C1과 C2에 같은 탱크 전류가 흐르는 그림을 그렸다. 전압이 1/ωC에 비례해 C2 쪽 전압이 C1 쪽 전압의 C1/C2배가 된다고 적고, 뒤집은 보기를 틀렸다고 표시했다. 이 비율이 귀환량을 정한다는 점과 함께 정답의 근거가 되었다.
  2. 甲은 그림에서 커패시터 둘과 인덕터 하나가 이어진 탱크와 그 사이 접속점에서 따온 귀환선을 표시했다. 이 구성이 콜피츠의 표준형이라고 적었다. 귀환선이 두 커패시터 사이 접속점에서 나온다는 점이 콜피츠의 표지라고 정리했다.
  3. 甲은 전원을 켠 직후 진폭이 커지는 과정을 그렸다. 루프 이득이 1보다 커야 성장하고 이후 1로 안정된다고 적었다. 이 성장 조건이 옳다는 점에서 이 보기는 정답 후보가 아니라고 표시했다.
  4. 甲은 두 커패시터를 직렬로 합쳐 C1C2/(C1+C2)로 놓고 L과 함께 공진 주파수 식에 넣었다. 보기의 식과 같아 옳다고 적었다. 직렬 합성이 커패시턴스를 줄여 주파수를 높인다는 점도 적었다.

  그림은 두 커패시터 분압으로 귀환하는 콜피츠발진기이고 커패시터 전압은 용량에 반비례하므로 귀환계수는 |β|=C1/C2이라, C2/C1이라는 1번이 옳지 않다.

• 95

  다음 증폭기 회로에 대한 설명으로 옳은 것은? (단, 연산증폭기의 개방루프이득은 1,000이고 차단주파수는 1 [kHz]이다)

  1. 1. 반전증폭기 회로이다.
  2. 2. 전압이득 | V_out/(V(i n)) | 은 약 2이다.
  3. 3. 대역폭(bandwidth)은 약 330 [kHz]이다.
  4. 4. 단위이득주파수(unit-gain frequency)는 약 2 [MHz]이다.

  정답 3번

  🔍 보기별 해설

  1. 입력이 비반전 단자로 들어가고 귀환이 반전 단자로 걸리는 회로이므로 반전증폭기가 아니라 비반전증폭기이며, 반전증폭기 회로라는 이 설명은 옳지 않다.
  2. 폐루프 이득은 1+R1/R2=1+2/1=3이며 2가 되려면 R1이 1 MΩ이어야 하는데 그림의 R1은 2 MΩ이므로, 전압이득이 약 2라는 이 설명은 옳지 않다.
  3. 이득이 3이고 이득대역폭곱 1 MHz가 유지되므로 폐루프 대역폭은 1 MHz/3≈333 kHz라 약 330 kHz이며, 이 설명이 옳다(정답).
  4. 단위이득주파수는 개방루프 이득 1000에 차단주파수 1 kHz를 곱한 1 MHz이므로, 이 값을 약 2 MHz라고 한 이 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 입력 전압이 연산증폭기의 + 단자로 들어가는 것을 그림에서 확인했다. 반전 단자는 저항 분압에서 귀환을 받는 자리라 비반전 구성이라고 적었다. 입력이 어느 단자로 들어가는지가 반전 여부를 가르는 열쇠라고 정리했다.
  2. 甲은 2 MΩ과 1 MΩ의 분압 비를 적고 이득이 1+2=3이 되는 것을 구했다. 2가 나오려면 R1이 1 MΩ이어야 한다고 표시했다. 이 이득 값은 다음 보기의 대역폭 계산에도 그대로 쓰인다고 적었다.
  3. 甲은 이득과 대역폭의 곱이 일정하다고 놓고 1 MHz를 3으로 나눴다. 약 333 kHz가 나와 보기의 330 kHz와 같다고 적었다. 이득이 클수록 대역폭이 줄어드는 곱의 관계를 표로 남겼다.
  4. 甲은 1000에 1 kHz를 곱해 1 MHz를 얻었다. 이 값이 단위이득주파수라 2 MHz라는 보기는 두 배 크다고 적었다. 주파수 축의 눈금을 잘못 읽은 데서 나온 값이라고 짚었다.

  비반전 증폭기의 폐루프 이득은 1+2 MΩ/1 MΩ=3이고 이득대역폭곱이 1000×1 kHz=1 MHz이므로 대역폭은 1 MHz÷3≈330 kHz이며 3번이 옳다.

• 96

  다음 (가) D－래치 2개를 연결한 마스터－슬레이브 회로에서 CLK 와 I N 의 파형이 (나)와 같을 때, OUT 의 파형으로 옳은 것은? (단, t_0 이전에 OUT ＝ ‘HIGH’ 였으며 D－래치와 인버터의 지연은 없다)

  1. 1.
  2. 2.
  3. 3.
  4. 4.

  정답 3번

  🔍 보기별 해설

  1. 이 그림은 OUT이 t2에서 낮아지고 t7에서 높아지는 모양인데, 뒤 래치는 CLK가 높은 t1에서 이미 앞 래치가 잡은 0을 넘겨받아 t1에 낮아져야 하므로 하강 에지에 맞춰 바뀐 이 그림은 옳지 않다.
  2. 이 그림은 t1에서 낮아지고 t4에서 높아지는 것까지 맞지만 t7에서 다시 낮아지는데, t7은 CLK 하강 에지라 뒤 래치가 닫히고 앞 래치는 t4에서 잡은 1을 유지하므로 OUT은 t7에서 바뀌지 않아 옳지 않다.
  3. 이 그림은 t1에서 낮아져 t4까지 유지하다 t4에서 높아져 이후 높게 유지되는 모양으로, 상승 에지 t1에서 IN=0을, t4에서 IN=1을 받아들인 결과와 같아 옳다(정답).
  4. 이 그림은 t7 전까지 계속 높다가 t7에서 낮아지는 모양인데, t1에서 앞 래치가 잡은 0이 뒤 래치로 넘어가면 t1에 낮아져야 하므로 t1~t4에 높게 남아 있는 이 그림은 옳지 않다.

  🧮 풀이

  1. 甲은 CLK가 낮을 때 열리는 앞 래치와 높을 때 열리는 뒤 래치를 구간마다 색으로 칠했다. t1에서 뒤 래치가 열리는데 낮아지는 시점이 t2로 그려진 그림은 맞지 않는다고 표시했다. 이렇게 색을 나누면 어느 시점에 값이 바뀌는지를 한눈에 볼 수 있다.
  2. 甲은 t4에서 앞 래치가 1을 붙잡고 있는 것을 표시했다. t7에서는 뒤 래치가 닫혀 값이 그대로라 다시 낮아지는 그림을 지웠다. t7에서 값이 바뀌지 않는다는 점이 이 그림의 가장 큰 어긋남이라고 적었다.
  3. 甲은 t1의 IN이 0, t4의 IN이 1임을 파형에서 읽었다. 각 상승 에지의 값이 OUT에 나타나는 순서대로 낮아졌다 높아지는 그림을 골랐다. 이 두 시점 외에는 값이 바뀌지 않는다는 점까지 확인해 정답을 확정했다.
  4. 甲은 t1~t4 구간에서 OUT이 0이어야 하는데 높게 그려진 것을 확인했다. 앞 래치가 잡은 0이 넘어가지 않은 그림이라 옳지 않다고 적었다. t1에서 바뀌지 않았다는 점이 이 그림의 결정적인 흠이라고 정리했다.

  앞 래치는 CLK가 낮을 때, 뒤 래치는 CLK가 높을 때 투명하므로 이 회로는 상승 에지에서 IN을 받아들이는 마스터-슬레이브 구조이고, OUT은 t1에서 낮아지고 t4에서 높아져 t7 이후에도 높게 유지되므로 3번이 옳다.

• 97

  다음 MOSFET 증폭기 회로의 전압이득 | V_out/(V(i n)) | 은? (단, MOSFET의 전달컨덕턴스 g_m ＝ 1 [mA/V], C ＝ ∞ , 교류 출력저항 r_o ＝ ∞ 이다)

  1. 1. 1
  2. 2. 2.5
  3. 3. 5
  4. 4. 7.5

  정답 3번

  🔍 보기별 해설

  1. 이득 1은 g_m의 수치 1 mA/V를 저항을 곱하지 않은 채 그대로 이득으로 읽은 값이라, 전압이득이 g_m과 출력 저항의 곱이라는 식을 빠뜨렸으므로 옳지 않다.
  2. 이득 2.5는 g_m에 2.5 kΩ을 곱해야 나오는데 회로의 드레인 저항은 5 kΩ이며 r_o가 무한대라 절반으로 줄 이유가 없으므로 옳지 않다.
  3. 소스가 접지라 소스 저항이 없고 r_o=∞이므로 |V_out/V_in|=g_m R_D=1 mA/V×5 kΩ=5가 되어 옳다(정답).
  4. 이득 7.5는 g_m R_D=5의 1.5배로 g_m에 7.5 kΩ을 곱한 값인데 드레인에 걸린 저항은 5 kΩ 하나뿐이고 12 kΩ 두 개는 게이트 바이어스용이라 옳지 않다.

  🧮 풀이

  1. 甲은 게이트에 붙은 12 kΩ 두 개가 직류 분압이라 교류 신호를 깎지 않는다는 점을 확인했다. 그다음 g_m에 5 kΩ을 곱해 5를 얻었다. 교류 신호는 커패시터를 통해 게이트에 그대로 전달된다는 점도 함께 적었다.
  2. 甲은 이득이 1이 되려면 곱해지는 저항이 1 kΩ이어야 한다는 것을 계산했다. 회로에는 5 kΩ뿐이라 이 보기를 지웠다. g_m 값 그대로가 이득이 아니라 저항을 곱한 값이 이득이라는 점을 강조했다.
  3. 甲은 2.5가 되려면 곱해지는 저항이 2.5 kΩ이어야 한다는 것을 적었다. 그림의 R_D는 5 kΩ이라 이 값이 맞지 않는다고 표시했다. 절반이 되려면 저항이 반이어야 하는데 그림 값과 다르다는 점이 결정적이라고 적었다.
  4. 甲은 7.5가 되려면 저항이 7.5 kΩ이어야 한다는 것을 계산했다. 드레인 쪽 저항은 5 kΩ 하나라 이 값이 나올 자리가 없다고 적었다. 12 kΩ 두 개는 바이어스용이라 이득 식에 들어가지 않는다고 덧붙였다.

  게이트 바이어스는 저항 분압일 뿐 교류 신호는 게이트에 그대로 들어가고 소스가 접지이므로 전압이득은 g_m R_D=1 mA/V×5 kΩ=5이며 3번이 옳다.

• 98

  다음 차동증폭기 회로에 대한 설명으로 옳은 것은? (단, I_B 는 이상적인 정전류원이고, 트랜지스터 Q_1 과 Q_2 는 활성영역에서 동작하고, 공통모드이득은 매우 작은 값으로 일정하다고 가정한다)

  1. 1. I_B 가 증가할 때 차동모드이득의 절댓값이 감소한다.
  2. 2. I_B 가 증가할 때 공통모드제거비(CMRR)가 감소한다.
  3. 3. R_C 가 증가할 때 차동모드이득의 절댓값이 증가한다.
  4. 4. R_C 가 증가할 때 직류 출력전압 V_o1 과 V_o2 가 증가한다.

  정답 3번

  🔍 보기별 해설

  1. I_B가 늘면 각 트랜지스터의 I_C가 늘어 g_m=I_C/V_T가 커지므로, 차동모드이득의 절댓값은 감소가 아니라 증가하며 이 설명은 옳지 않다.
  2. I_B가 늘면 차동모드이득이 커지고 공통모드이득은 일정하므로 CMRR=|A_d/A_cm|은 감소가 아니라 증가하며, 이 설명은 옳지 않다.
  3. 차동모드이득은 g_m R_C의 크기로 정해지므로 R_C가 커지면 이득의 절댓값이 그에 비례해 증가하며, 이 설명이 옳다(정답).
  4. 직류 출력전압 V_o=V_CC−I_C R_C에서 I_C가 고정이면 R_C가 커질수록 전압강하가 커져 V_o1, V_o2는 증가가 아니라 감소하므로 이 설명은 옳지 않다.

  🧮 풀이

  1. 甲은 I_B를 두 배로 올렸을 때 각 트랜지스터 전류와 g_m이 두 배가 되는 것을 적었다. 차동이득의 크기가 줄지 않고 늘어난다고 표시했다. 이 관계가 차동이득이 커지는 방향이라는 점도 함께 적었다.
  2. 甲은 I_B를 올려 차동이득만 커지고 공통모드이득은 일정한 상황을 두고 비를 계산했다. CMRR이 커지는 방향이라 감소라는 보기를 지웠다. 공통모드이득이 일정한 조건 때문에 결론이 이렇게 갈린다고 정리했다.
  3. 甲은 R_C를 두 배로 올려 차동이득 g_m R_C가 두 배가 되는 계산을 적었다. 이득의 절댓값이 커진다는 보기를 골랐다. 이득 식에 R_C가 곱으로 들어간다는 점 하나가 결정적인 근거였다.
  4. 甲은 컬렉터 전류가 정전류원으로 고정된 상태에서 R_C를 키워 컬렉터 전압을 다시 계산했다. V_CC에서 빼는 값이 커져 전압이 줄어든다고 적었다. 이 전압강하가 클수록 직류 출력전압이 낮아진다는 관계를 표시했다.

  차동증폭기의 이득은 g_m과 컬렉터 저항의 곱이라 R_C를 키우면 이득의 크기가 그대로 커지고, 나머지 보기는 I_B 증가나 직류 전압의 방향이 반대로 적혀 있어 3번만 옳다.

• 99

  다음 3단 귀환 RC 회로와 전압이득이 -K 인 증폭기로 구성된 발진기 회로에 대한 설명으로 옳지 않은 것은? (단, K 는 양수이다)

  1. 1. 위상편이발진기 회로이다.
  2. 2. 발진주파수 f_r = 1/(2 π RC √(3)) [Hz]이다.
  3. 3. 발진주파수에서 3단 귀환 RC 회로의 귀환계수 | β | = 1/29 이다.
  4. 4. 3단 귀환 RC 회로의 전체 위상편이가 180 °가 되는 경우에 발진 조건을 만족한다.

  정답 2번

  🔍 보기별 해설

  1. 반전 증폭기와 세 단의 CR 위상 앞섬 회로로 루프 위상을 360°로 만드는 구조이므로, 위상편이발진기 회로라는 이 설명은 옳다.
  2. 3단 CR 귀환회로가 180°의 위상 앞섬을 만드는 주파수는 ω=1/(√6 RC)이므로 f_r=1/(2π√6 RC)이며, √3이 아니라 √6이라 이 설명은 옳지 않다(정답).
  3. 그 주파수에서 귀환회로의 감쇠가 29배가 되어 |β|=1/29이고 이를 상쇄하려면 증폭기 이득 K가 29 이상이어야 하므로, 이 설명은 옳다.
  4. 증폭기가 위상을 180° 뒤집으므로 귀환회로가 180°를 더 편이시켜 루프 전체 위상이 360°가 될 때 발진 조건을 만족하므로, 이 설명은 옳다.

  🧮 풀이

  1. 甲은 세 단의 커패시터-저항 사다리와 반전 증폭기를 이어 그린 그림을 짚었다. 사다리가 위상을 밀어 주는 방식이라 위상편이발진기라고 적었다. 이 구조가 3단 회로로 위상을 만드는 방식임을 그림에 화살표로 적었다.
  2. 甲은 세 단 회로의 위상이 180°가 되는 주파수를 식으로 풀어 ω=1/(√6 RC)를 얻었다. 보기의 √3과 달라 이 보기를 틀렸다고 적었다. 이 식의 계수가 √6이라는 점을 외워 두면 이런 보기를 바로 걸러 낼 수 있다.
  3. 甲은 발진주파수에서 세 단이 신호를 1/29로 줄인다는 결과를 옆에 적었다. 증폭기 이득이 29보다 커야 손실을 메운다고 정리했다. 이 조건을 만족하지 못하면 발진이 시작되지 못한다는 점도 함께 적었다.
  4. 甲은 증폭기가 180° 반전하고 귀환회로가 180° 위상을 더해 합이 360°가 되는 그림을 그렸다. 발진 조건의 위상 부분이 맞다고 적었다. 두 위상의 합이 360°인 것이 발진의 위상 조건이라고 정리했다.

  CR 3단 귀환 위상편이발진기의 발진주파수는 f_r=1/(2π√6·RC)이므로 √3이라고 쓴 2번이 옳지 않다. 이때 |β|=1/29이고 K=29이다.

• 100

  다음 (가) 2차 대역통과필터의 전달함수에 대응하는 (나) 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

  1. 1. 양호도(quality factor) Q = 1/2 이다.
  2. 2. 중심 각주파수 ω_o = 1/RC [rad/s]이다.
  3. 3. 중심 각주파수에서 전압이득 | K | = 2 이다.
  4. 4. 대역폭(bandwidth) BW = 1/(π RC) [Hz]이다.

  정답 3번

  🔍 보기별 해설

  1. 분모의 s 계수 2/RC를 ω_o/Q와 견주면 Q=ω_o/(2/RC)=1/2이 되므로, 양호도가 1/2이라는 이 설명은 옳다.
  2. 분모의 상수항 1/(RC)²이 ω_o²과 같으므로 ω_o=1/RC [rad/s]가 되어, 중심 각주파수가 1/RC라는 이 설명은 옳다.
  3. 분자 계수 1/RC가 K(ω_o/Q)=K·2/RC와 같으려면 |K|=1/2이므로, 중심 각주파수에서 전압이득이 2라는 이 설명은 옳지 않다(정답).
  4. 대역폭은 ω_o/Q=2/RC [rad/s]이고 이를 2π로 나누어 헤르츠로 바꾸면 BW=1/(πRC)이므로, 이 설명은 옳다.

  🧮 풀이

  1. 甲은 회로 식에서 s의 계수가 2/RC로 나오는 것을 (가)의 ω_o/Q와 비교했다. ω_o가 1/RC이니 Q가 1/2로 나오는 것을 확인했다. 이렇게 식에서 직접 읽으면 회로의 성질을 외우지 않아도 확인할 수 있다.
  2. 甲은 분모의 상수항이 (1/RC)²임을 식에서 읽었다. 이 값이 ω_o²이라 ω_o=1/RC라고 적었다. 중심 주파수 식이 이 상수항에서 그대로 읽힌다는 점도 강조했다.
  3. 甲은 분자 계수 1/RC를 (가)의 K(ω_o/Q)와 맞춰 보았다. K가 2가 아니라 1/2로 나오는 것을 보고 이 보기를 골랐다. 이득이 2가 아니라 1/2이라 음의 부호까지 붙는다는 점도 표시했다.
  4. 甲은 통과 대역이 2/RC rad/s이라는 것을 적고 2π로 나눠 1/(πRC) Hz로 바꾸었다. 보기의 식과 같아 옳다고 표시했다. 각주파수 단위를 헤르츠로 바꿀 때 2π로 나눈다는 것도 확인했다.

  (나) 회로의 전달함수는 −(1/RC)s/(s²+(2/RC)s+1/(RC)²)이므로 ω_o=1/RC, Q=1/2이고 중심에서 |K|=1/2이라, |K|=2라는 3번이 옳지 않다.